2020年7月18日
零散学FPGA——D触发器
摘要： D触发器的结构 D触发器的原理 当rst_n为1时，q为0； 当rst_n为0时，q为d的值，且仅当时钟上升沿时q值才发生变化。 D触发器的VHDL代码 实现源码 1 library IEEE; 2 use IEEE.STD_LOGIC_1164.ALL; 3 4 5 6 entity Dflipf 阅读全文
posted @ 2020-07-18 11:14 Gaina_he 阅读(833) 评论(0) 推荐(0)