posts - 858, comments - 3583, trackbacks - 161, articles - 0
  博客园 :: 首页 :: 新随笔 :: 联系 :: 订阅 订阅 :: 管理

置顶随笔

     摘要: 大家期待以久的2009年課程總算公佈啦,除了數位影像方面的課程外,還多了數位音效部分,並且贈送Cyclone III Starter Kit這塊版子,我也會去上課,目前談到的價格是三人團報可以打95折,五人團報可以打9折,若有興趣的朋友歡迎跟我聯絡一起團報。  阅读全文

posted @ 2009-04-15 23:28 真 OO无双 阅读(1645) | 评论 (36)编辑

     摘要: 很多人問我,為什麼我最近很少有新文章,很少回答問題,主要是因為我畢業,且現在在工作了。  阅读全文

posted @ 2009-03-19 22:30 真 OO无双 阅读(1945) | 评论 (45)编辑

     摘要: 我的研究心得紀錄。  阅读全文

posted @ 2008-07-16 00:39 真 OO无双 阅读(3708) | 评论 (32)编辑

2009年6月15日

     摘要: 在實務上為了與其他信號同步,常會故意delay幾個clk,本文整理出幾種常見的coding style。  阅读全文

posted @ 2009-06-15 20:45 真 OO无双 阅读(458) | 评论 (6)编辑

2009年5月16日

     摘要: 當我們在μC/OS-II使用Multi Thread時,會將程式包在task內,但要如何將參數傳到task內呢?  阅读全文

posted @ 2009-05-16 08:51 真 OO无双 阅读(442) | 评论 (0)编辑

2009年5月10日

     摘要: strtok()的簡單使用範例。  阅读全文

posted @ 2009-05-10 03:06 真 OO无双 阅读(662) | 评论 (2)编辑

2009年5月9日

     摘要: 嚴格來說,並不是使用Verilog實現split(),而是借由Verilog PLI,在Verilog能夠"使用"split(),將string轉成array。  阅读全文

posted @ 2009-05-09 23:35 真 OO无双 阅读(374) | 评论 (0)编辑

     摘要: 寫過JavaScript或ASP的朋友,應該常常用到split()這個函數,他可以輕易地將string轉成array,C語言並沒有相對應的函數,只有strtok()較為接近,稍微加工後,就可以在C語言實現split()。  阅读全文

posted @ 2009-05-09 22:51 真 OO无双 阅读(492) | 评论 (0)编辑

2009年5月6日

     摘要: Verilog有string型別,也有integer型別,但卻沒有提供string轉integer的函數,因此自己用Verilog PLI打造一個$atoi()給Verilog使用。  阅读全文

posted @ 2009-05-06 23:55 真 OO无双 阅读(415) | 评论 (0)编辑

     摘要: 寫Verilog PLI,最常遇到的就是t_vpi_value這個struct, 每次都要特別翻書,因此特別記下來。  阅读全文

posted @ 2009-05-06 17:36 真 OO无双 阅读(334) | 评论 (0)编辑

2009年4月26日

     摘要: 這是一個實務上常用的功能,可惜在C語言的string.h並沒有提供,本文實作出一個小function達到此功能,並搭配pointer。  阅读全文

posted @ 2009-04-26 15:11 真 OO无双 阅读(482) | 评论 (1)编辑

     摘要: 這是一個實務上常用的功能,可惜在C語言的string.h並沒有提供,本文實作出一個小function達到此功能。  阅读全文

posted @ 2009-04-26 13:53 真 OO无双 阅读(461) | 评论 (1)编辑

2009年4月24日

     摘要: 由 Altera 台灣區唯一授權教育中心 - 友晶科技與大同大學共同主辦的 Altera FPGA 及 SOPC 技術研討會即將於 5/8 盛大舉辦。介紹業界與學界盼望已久,最夯的 Altera DE2 相關技術,課程皆由友晶科技研發高階 FPGA 團隊資深研發經理親自講授。當天除了介紹 Altera 最新研發之高階 FPGA 平台應用外,還會讓學員親自上機實作,教授內容包括在 Altera DE2 上實作 USB 驅動程式,Altera DE2 上的 SD Card 控制原理,另外還首度公開如何在 FPGA 上設計出高階數位電視及音效合成 IC 之核心IP。課程之精采充實,與會人士素質之高,絕對讓您滿載而歸,受益匪淺!  阅读全文

posted @ 2009-04-24 23:25 真 OO无双 阅读(769) | 评论 (2)编辑

2009年4月15日

     摘要: 大家期待以久的2009年課程總算公佈啦,除了數位影像方面的課程外,還多了數位音效部分,並且贈送Cyclone III Starter Kit這塊版子,我也會去上課,目前談到的價格是三人團報可以打95折,五人團報可以打9折,若有興趣的朋友歡迎跟我聯絡一起團報。  阅读全文

posted @ 2009-04-15 23:28 真 OO无双 阅读(1645) | 评论 (36)编辑

2009年3月30日

     摘要: 以前學Win32、MFC時,總是搞不清楚pointer、reference與handle的差異,Verilog PLI也有handle概念,在Verilog PLI Handbook 2nd P.60用了很簡單的一句話解釋了handle。  阅读全文

posted @ 2009-03-30 23:13 真 OO无双 阅读(844) | 评论 (4)编辑

     摘要: 自行寫一個System Task,能夠接受由Verilog的reg或wire傳給C的值。  阅读全文

posted @ 2009-03-30 21:41 真 OO无双 阅读(634) | 评论 (0)编辑

2009年3月25日

     摘要: 本文介紹使用C開發Verilog System task/function,以彌補Verilog功能的不足。  阅读全文

posted @ 2009-03-25 21:38 真 OO无双 阅读(996) | 评论 (5)编辑

2009年3月19日

     摘要: 很多人問我,為什麼我最近很少有新文章,很少回答問題,主要是因為我畢業,且現在在工作了。  阅读全文

posted @ 2009-03-19 22:30 真 OO无双 阅读(1945) | 评论 (45)编辑

     摘要: Debussy是超強的debug工具,本文簡單介紹NC-Verilog如何與Debussy連結。  阅读全文

posted @ 2009-03-19 21:00 真 OO无双 阅读(819) | 评论 (0)编辑

2009年3月17日

     摘要: 本文記錄Novas的Debussy簡易安裝步驟。  阅读全文

posted @ 2009-03-17 23:20 真 OO无双 阅读(703) | 评论 (0)编辑

     摘要: 本文記錄Cadence的NC-Verilog簡易安裝步驟。  阅读全文

posted @ 2009-03-17 22:54 真 OO无双 阅读(690) | 评论 (3)编辑

2009年2月17日

     摘要: 在FPGA開發中,常會用到Altera所提供的Megafunction與LPM加速開發,這要如何使用ModelSim作仿真呢?  阅读全文

posted @ 2009-02-17 11:54 真 OO无双 阅读(1715) | 评论 (8)编辑

2009年2月14日

     摘要: 若在Matlab安裝過DSP Builder,日後將DSP Builder移除後,只要一起動Matlab就有錯誤訊息,該如何解決呢?  阅读全文

posted @ 2009-02-14 14:03 真 OO无双 阅读(883) | 评论 (2)编辑

     摘要: 一直有人反應無法在DE2-70使用SSRAM,主要是top module接法的錯誤,本文提出解決方法。  阅读全文

posted @ 2009-02-14 10:49 真 OO无双 阅读(1507) | 评论 (4)编辑

2009年2月13日

     摘要: 在打開ModelSim-Altera時,可以看到預設已經將Quartus II的Mega Function的library都已經加入了,我們可否自行加入永久性的library mapping呢?  阅读全文

posted @ 2009-02-13 23:18 真 OO无双 阅读(818) | 评论 (2)编辑

2009年2月10日

     摘要: 只要使用了VGA、TRDB-LCM或者TRDB-LTM,就會使用SDRAM當作frame buffer,由於SDRAM頻寬有限,若沒妥善分配頻寬,最後影像就會不正確。  阅读全文

posted @ 2009-02-10 19:28 真 OO无双 阅读(1535) | 评论 (16)编辑

2009年2月7日

     摘要: ModelSim依照以下規則搜尋Verilog實例。  阅读全文

posted @ 2009-02-07 23:20 真 OO无双 阅读(814) | 评论 (0)编辑

2009年2月6日

     摘要: 本文介紹如何破解Synplify Pro 9.6.2。  阅读全文

posted @ 2009-02-06 15:12 真 OO无双 阅读(3013) | 评论 (14)编辑

2009年1月31日

     摘要: 這是我帶台大電機所『軟硬體共同設計』助教時,兩個電子所學生所做的期末專題,相當精彩,充分發揮了DE2-70的觸控螢幕,SD卡,音效,硬體加速等功能。  阅读全文

posted @ 2009-01-31 09:35 真 OO无双 阅读(2137) | 评论 (6)编辑

2009年1月30日

     摘要: 本文介紹使用ModelSim做前仿真,並搭配Quartus II與ModelSim作後仿真。  阅读全文

posted @ 2009-01-30 21:04 真 OO无双 阅读(2259) | 评论 (3)编辑

2009年1月7日

     摘要: Nios II常會出現『Error parsing project STF file』錯誤訊息,該如何解決呢?  阅读全文

posted @ 2009-01-07 01:47 真 OO无双 阅读(998) | 评论 (1)编辑

2008年12月26日

     摘要: DE2-70 CD中的範例,CPU與SDRAM、SRAM都是跑在100MHz,是否能對DE2-70超頻,讓實驗數據更漂亮呢?  阅读全文

posted @ 2008-12-26 01:37 真 OO无双 阅读(1235) | 评论 (12)编辑

2008年12月25日

     摘要: 本文使用Verilog 2005的新特性實現memory轉vector。  阅读全文

posted @ 2008-12-25 01:13 真 OO无双 阅读(1351) | 评论 (5)编辑

2008年12月24日

     摘要: 一些比賽中的照片,重點是:『有正妹』!!   阅读全文

posted @ 2008-12-24 02:03 真 OO无双 阅读(1978) | 评论 (3)编辑

2008年12月23日

     摘要: 無論是自己開發的project,或者是DE2-70 CD上的範例,只要Quartus II編譯後,幾乎大家都會遇到這個warning,到底是什麼意思呢?該如何解決這個warning呢?  阅读全文

posted @ 2008-12-23 10:01 真 OO无双 阅读(1042) | 评论 (1)编辑

2008年12月21日

     摘要: 很多人問到如何在TRDB-LTM控制某xy座標輸出的顏色,本文提出解決方法。  阅读全文

posted @ 2008-12-21 10:34 真 OO无双 阅读(1020) | 评论 (1)编辑

     摘要: Altera University Program IP Core曾經是很多人的最愛,不過在Quartus II 7.x之後出現了相容性的問題,導致很多人一直停留在Quartus II 6.1不願意更新,就是為了Altera University Program IP Core,曾經聽說Altera不會再維護更新了,但最近Altera又公布了Altera University Program IP Core最新版本,重點是:『for Quartus II 8.0 / 8.1』!!  阅读全文

posted @ 2008-12-21 02:03 真 OO无双 阅读(1083) | 评论 (8)编辑

     摘要: 在DE2-70,隨便一個Nios II系統在Quartus II編譯後,幾乎都會遇到1個critical warning:『Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.』,該如何解決呢?  阅读全文

posted @ 2008-12-21 01:18 真 OO无双 阅读(1145) | 评论 (14)编辑

2008年12月19日

     摘要: Quartus II是一個功能強大,但也非常複雜的軟體,初學者常常迷失在Quartus II眾多功能中,Altera提供了在線技術培訓視頻供初學者學習,重點是:『全中文』!!   阅读全文

posted @ 2008-12-19 01:05 真 OO无双 阅读(2248) | 评论 (5)编辑

2008年12月12日

     摘要: 2008年歲末最佳課外讀物,看看我們總統8年來幹了什麼,比哈利波特還精彩喔。   阅读全文

posted @ 2008-12-12 21:18 真 OO无双 阅读(1750) | 评论 (1)编辑

2008年12月9日

     摘要: 在Quartus II 8.1中,Quartus II Handbook Version 8.1 Vol.4對Avalon Signal Type的nameing convention建議做了些變化。   阅读全文

posted @ 2008-12-09 20:23 真 OO无双 阅读(1004) | 评论 (2)编辑

     摘要: 由於不少視訊設備採用的是YCbCr信號(如DVD、DV),但VGA使用的RGB信號,若要將input結果經過影像處理後,output在VGA,就必須將YCbCr信號轉成RGB才可處理。  阅读全文

posted @ 2008-12-09 00:28 真 OO无双 阅读(1887) | 评论 (21)编辑

2008年12月6日

     摘要: 在Verilog 1995規定,對於沒宣告的信號會自動視為wire,這樣常常造成debug的困難,Verilog 2001另外定義了`default_nettype none,將不再自動產生wire,且目前Quartus II 8.1已經支援。  阅读全文

posted @ 2008-12-06 18:01 真 OO无双 阅读(858) | 评论 (5)编辑