摘要:
原理图 时序图 思路 源代码 顶层模块module tlc5620_test( input CLOCK_50, // 板载50MHz时钟 input RST_N, // output ADC549_CLK, output ADC549_CS_N, input ADC549_DATA, // output DAC5620_CLK, output DAC5620_DATA, output DAC562... 阅读全文
posted @ 2011-04-27 23:33
_安德鲁
阅读(7566)
评论(1)
推荐(1)

浙公网安备 33010602011771号