小時不識月 Stupid & Hungry

摘要： 转自：http://hanyionet.blogspot.com/2009/09/notepad.html如果Notepad++是程序员的一个生产工具，那么快捷键的使用就可以提高生产效率，记住一些快捷键是挺有用的:-)。http://notepad-plus.sourceforge.net/uk/shortcuts.php这上面有完整的快捷键表格，但是很多都记不住，因为很少用。除了Ctrl-C，C... 阅读全文

摘要： 主要论述Verilog中的阻塞赋值和非阻塞赋值的工作机理以及如何正确使用它们。 阅读全文

摘要： 方法步骤1新建或打开Quartus II工程，用QII自带文本编辑器打开HDL文件。 图1 用QII自带的文本编辑器打开HDL文件步骤2选择File>Create / Update>Creat Symbol Files for Current File，等待图3所示画面出现即可。 图2 选择Creat Symbol Files for Current File 图3 创建成功现在通过F... 阅读全文

摘要： 转自：http://www.hongkiat.com/blog/20-best-websites-to-download-free-e-books/We understand that reading is the most simplest way for human to derive and constructing meaning in order to gain a particular knowledge from a source. This tendency has been digitized when books evolve into digital media equi 阅读全文

摘要： 注：本文仅作用于博客园手机版，请其他网站不要转载，谢谢合作。症状自从换了Nokia五版的手机，就没有在博客园手机版成功发过闪存及博文。每当我登录博客园手机版，我点击闪一下，杯具就出现了，不停地提示我重新登录。 图1 我也闪一下 图2 提示我重新登录解决方法 图3 打开UCWEB设置 图4 选择网络设置图5 修改浏览器标识(UA) 图6 点击确定 图7 选择Opera 图8 保存设置 图9 重新闪一... 阅读全文

摘要： 最近想写个PCF8563的Verilog代码，对有些代码的技巧很是疑惑，无奈重新翻书来寻找答案。一般情况下SDA为双向口，为了防止输入和输出冲突，SDA和SCL总线上都会接上拉电阻来保护电路。图1 I2C总线信号连接示意图对于主机来说，要使得SDA作为输入口，就必须先将其拉成高阻态。而SDA作为输出口的情况下，就有一个技巧，不仔细还真有点难以捉摸：主机输出高电平，可以直接输出高电平；也可以输出高阻... 阅读全文

摘要： 引子无论是客户反馈，还是自己亲身经历，USB-Blaster不能下载配置FPGA的情况时有出现。究其原因，大致有如下几条：1. FPGA器件上的JTAG相关引脚出现故障； 2. USB-Blaster坏了； 3. 10针JTAG线缆没有压制好。其中第1条给我们带来的损害最为严重，那么应该怎样规避呢？内容故障1的现象JTAG接口的TCK、TMS、TDO或TDI，与GND短路。原因分析我们经常为了图方便，随意带电插拔JTAG下载口。尽管在多数情况下JTAG相关引脚安然无恙，但是不能避免小概率事件发生：由热插拔而产生的静电和浪涌，将会击穿JTAG相关引脚。有人猜测，由于盗版的USB-Blaster等 阅读全文

摘要： 转载自网络，作者不详。我常年担任多个有关FPGA学习研讨的QQ群管理员，长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。作为管理员经常要给这些菜鸟们普及基础知识，但是非常不幸的是很多菜鸟怀着一种浮躁的心态来学习FPGA，总是急于求成。再加上国内大量有关FPGA的垃圾教材的误导，所以很多菜鸟始终无法入门。为什么大量的人会觉得FPGA难学？作为著名FPGA提供商Altera授权的金牌培训师，本管理员决心开贴来详细讲一下菜鸟觉得FPGA难学的几大原因。 1、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。FPGA为什么是可以编程的？恐怕很多菜鸟不知道，他们也 阅读全文

摘要： 本文主要讨论D触发器、T触发器及D锁存器的一些基本概念，即如何使用Verilog来描述，同时给出简单的testbench及测试波形。 阅读全文

摘要： 转载自：http://www.inno-logic.com/resourcesTips.html RTL Coding TechniquesGeneral Reusable Coding PracticesGuidelines for Multi-Clock DesignCommon Mistakes Made in RTL CodeDesign for AreaDesign for Static... 阅读全文

摘要： 测试环境硬件：艾米电子EP2C8核心板软件：Quartus II 10.0 + Nios II 10.0 Software Build Tools for Eclipse内容1 定制SRAM的Avalon接口IP关于SRAM的特性，请参考相关手册，此处不赘述。1.1 使用HDL描述接口代码1.1 Amy_S_sram.vmodule Amy_S_sram#( parameter DATA_LEN = 16, parameter ADDR_LEN = 18)( input csi_clk, input csi_reset_n, // input [(ADDR_LEN-1) :0] avs_add 阅读全文

摘要： 主要探讨加、乘、除和取余运算符的，以及算术移位和逻辑移位等的Verilog的基本写法与综合结果的简单解析。 阅读全文

摘要： 一点心得：多读手册，常读手册，问题的答案总是可以在手册中发现。必备资料Avalon接口规范 Avalon Interface SpecificationsSOPC Builder组件开发攻略 SOPC Builder Component Development Walkthrough为硬件抽象层开发设备驱动 Developing Device Drivers for the Hardware Abstraction LayerExamples of Changes to Typical Avalon Interfaces for the Component Editor Version 7.2 阅读全文

摘要： SOPC Builder组件即符合Avalon规范的自定义IP。目录SOPC Builder组件及组件编辑器必要条件软硬件需求组件开发流程设计范例：Checksum硬件加速器分享组件系统信息文件 （.sopcinfo）文档版本历史 图1 目录下载1. SOPC Builder Component Development Walkthrough2. Altera Avalon Checksum 阅读全文

摘要： 目录简介ALTPLL宏特征设计范例端口与参数文档版本与历史 图1 目录下载Phase-Locked Loop (ALTPLL) Megafunction User Guide 阅读全文

摘要： 目录范例设计 软硬件需求 设计流程 片上RAM/ROM EPCS串型配置设备 SDR SDRAM DDR SDRAM DDR2 SDRAM 片外SRAM/Flash 文档版本历史 图1 目录下载SOPC Builder Memory Subsystem Development Walkthrough 阅读全文

摘要： 目录介绍 多核系统的好处 Nios II多核系统 硬件设计考虑 在多核系统中分享资源 软件设计考虑 设计范例 为多核系统创建软件工程 图1 目录范例Nios II Multiprocessor Design Example下载Creating Multiprocessor Nios II Systems Tutorial 阅读全文

摘要： 本文讨论编码器、译码器以及码型转换换器的一般描述方法。 阅读全文

摘要： Altera官方索引中文版：在线技术培训英文版：Altera Training中文视频精选可编程逻辑基础 56m41s在线观看：http://mysupport.altera.com/etraining/webex/PLDBasics_CN/player.html离线下载：http://mysupport.altera.com/etraining/webex/PLDBasics_CN/PLDBas... 阅读全文

摘要： 主要讨论多路选择器和多路分解器的写法及其综合和仿真结果，同时也讨论了如何消除因选项不是2^n而产生的锁存器。 阅读全文

摘要： This application note is written for logic designers who are new to HDL verification flows, and who do not have extensive testbench-writing experience.下载 阅读全文

摘要： 本文主要讲述如何使用Verilog来描述基本门电路、三态门电路和双向门电路，及如何获得其综合和仿真的结果。 阅读全文

摘要： 本文主要讲述使用ModelSim软件做仿真的一般流程。 阅读全文

摘要： 目录：第一部分 软件入门篇；第二部分 Verilog HDL入门篇；第三部分 Verilog HDL演练篇；第四部分 SOPC篇；第五部分 时序约束篇；第六部分 软件技巧篇。 阅读全文

摘要： 引子一客户购买了我们的开发板套件。套件明明是测试过的，但是客户拿到手里再测试，就出现Error: Can't access JTAG chain, Error: Operation failed的问题，很蹊跷。于是就让客户发回来检修。检修使用我们的测试USB-Blaster，来编程和配置客户发回来的核心板，没有故障。 换客户发回来的USB-Blaster测试，没有故障。 蹊跷，换一下客户发回来的J... 阅读全文