小時不識月 Stupid & Hungry

摘要： 012 Nortons Theorem and Source Conversion.ms10 诺顿定理 任何线性含源电阻网络N可以用一个独立电流源isc与一个电阻器Req的并联组合来等效。其中，独立电流源的电流isc是原网络N的短路电\流，即N的负载NL为短路时流过两个端点的电流，电阻器的电阻Req是原网络的内电阻，即将组内的全部独立电源置零后所得网络N0的等效电阻。 最后得出等效电路： 阅读全文

摘要： 010 Thevenin's Theorem.ms10 戴维宁定理 任何线性含源电阻网络N就其两个端钮而言，可以用一个独立电压源voc与一个电阻器Req的串联组合来等效。其中，电压源的电压voc是原网络N的开路电压，即N不接负载NL时其两个端钮间的电压；电阻器的电阻Req是原网络的内电阻，即将N内的全部独立电源置零后所得网络N0的等效电阻。 阅读全文

摘要： 011 Superposition Principle.ms10 如下图所示 阅读全文

摘要： 009 Kirchhoff's Current Law.ms10 下载 Multisim基础电路范例.zip 10.7MB 阅读全文

摘要： Millmans Theorem 米勒定理 007 Millmans Theorem 1.ms10 008 Millmans Theorem 2.ms10 下载 Multisim基础电路范例.zip 10.7MB 阅读全文

摘要： 006 Current Analysis.ms10 如上图，一简单电路，A节点和B节点下支路的电流是如何计算的呢？ 该ms10文件中，给出了电路的叠加解法。 下面粘贴我用Methmatica做的笔记，实际上就是解释了一下该分解图。 关于Mathematica Mathematica是世界上最好的数学软件之一，它和Maple同属符号数学的运算精英。推荐大家掌握。 下载 Multisim基础电路范例.zip 10.7MB 阅读全文

摘要： 引子 最近在使用jlink调试的时候，遇到一种情况：电路板的电源关了，但是jlink没有拔下，于是电路板还在工作中，只不过外设的电流很低。对于这种情况我暗自庆幸，不用外置电源也可以调试，快哉快哉。可不知，两三次过去，我的jlink的指示灯就不亮了，我心里想完蛋了，jlink去见马克思了。幸好我在阿莫论坛看到一个帖子，才将jlink起死回生。 下载 http://fpga.googlecode.co... 阅读全文

摘要： 如何使用STM32的软件库在IAR的EWARM下进行应用开发.pdf 1.3 MB 阅读全文

摘要： 新近在调试别人写的代码，主控芯片是STM32F101RETB，用的IDE是IAR。对于IAR，我接触的比较少，刚上手错误不断。譬如今天遇到的问题，在make的时候出现下面的错误提示：Fatal Error[Pe005]: could not open source file "stm32f10x_lib.h" D:\yf.c\Project\***\stm32f10x_vector.c 25Error while running C/C++ Compiler。。。在谷歌上检索了一下想让错误信息，查到网友的回答：【1楼】wqsjob积分：421派别：等级：------来自：o 阅读全文

摘要： 转自：http://bbs.21ic.com/icview-109558-1-1.html http://www.embcom.net/thread-5793-1-1.html楼主：STM32 明明是32位的CPU，却将定时器设计成16位的！真不明白，明明是32位的CPU，却将定时器设计成16位的，对有些应用32位的定时器可是很重要的悠！希望下一个版本能有所改进。ST加油！！！！香水城发表于 2007-12-272楼：哈哈，以前就有人问过这个问题先做个记号，楼主也可以先看看以前这个帖子，请各位先帮忙对帖子中6楼的问题给点提示；等我们整理一下来回答楼主这个问题。STM32F103增强型产品的基本 阅读全文

摘要： 内容 与可综合Verilog代码所不同的是，testbench Verilog是在计算机主机上的仿真器中执行的。testbench Verilog的许多构造与C语言相似，我们可在代码中包括复杂的语言结构和顺序语句的算法。 1 always块和initial块 Verilog有两种进程语句：always块和initial块。always块内的进程语句，可用来模拟抽象的电路。 出于模拟的目的，alwa... 阅读全文

摘要： 问题描述 有时候编译Nios II SBTE工程，就会出现莫名其妙的警告。例如下面的警告： 解决方法 方法1 重建工程法 此法较为愚笨，不推荐使用。 重新建立一个带BSP模板的Nios II SBTE Application Project；将源码拷贝至新的APP工程内；右键APP工程的Properties，将源码路径添加到APP路径中；重新编译，一般情况下即可OK。 说点题外话，Nios II... 阅读全文

摘要： 准备资料1 触摸屏控制芯片ADS7843中文资料[1]_百度文库2 触摸屏原理与分类_百度文库3 [原创].触摸屏滤波的一点心得4 [笔记].如何使用Nios II的中断：PIO中断与定时器中断操作步骤步骤1 将ADS7843的驱动文件夹加入APP路径中 步骤2 编写ADS7843的驱动我们先看下触摸屏芯片采样的坐标与TFT-LCD显示的坐标的区别和联系。图中的TFT-LCD方向为所定义方向，亦即#define ID_AM 110其XY坐标与ADS7843采样之坐标翻了。故ADS7843采样及滤波之后，需要把XY坐标翻回来。此外我们可以看到TFT-LCD显示区域是触摸屏采样芯片采样区域的子集， 阅读全文

摘要： 在上一讲，虽然SD卡内的图片已经显示，但是速度很不理想。因此需要做一定程度的优化。在ILI9325驱动博文里，我提高要尽量减少改变数据总线方向、片选开关等重复次数。但是这些都是杯水车薪，我们还需要做更多的优化。优化的思路很多，现在仅介绍一种最直接的：关闭调试等级选项，将优化等级设置为等级3。其设置如下图所示。 需要注意的是，优化的设置有一定的风险，我们必须经过反复调试方可达到最佳效果。经过上面的优化，可以明显感觉到刷屏的速度变快了。非常遗憾的是，Nios II软核性能还有很大的提升潜力。目录1[原创][连载].基于SOPC的简易数码相框 - Quartus II部分（硬件部分）2[原创][连载 阅读全文

摘要： 实在很抱歉，时间紧张，我只讲怎样从SD卡内读取bin文件（二进制文件），然后现在TFT-LCD上。准备工具1. Image2Lcd.zip操作步骤 步骤1 寻找或制作240x320的图片简单起见，我在谷歌图片里搜索240x320手机壁纸。随便选2张作为样本。 步骤2 使用Image2Lcd将图片转换为bin文件我们先算一下，每个像素需要高8位+低8位，即16位数据，也就是2Byte；那么一张图片的话，就是240*320*2=15, 3600 Byte = 150 KB。使用Image2Lcd依次打开图片，勾上如下所示的选项，保存为bin文件。 将生成的2个bin文件，拷贝到SD内的任意目录，比 阅读全文

摘要： 准备资料[整理].ILI9325 TFT驱动中文资料编写驱动程序步骤1 将ili9325的文件夹加入APP路径 步骤2 编写驱动文件时间比较紧张，我就贴出来代码，挑重点的讲几句。代码2.1 ili932x.h注意第19~20行，定义两个宏来操纵8位DB双向总线的方向。代码2.2 ili_932x.c注意几个地方：1. 初始化函数内的void ili_Initial(void)的硬件复位，nRST一定要拉低足够长时间再拉高，此处取1ms，否则会出现白屏现象。2. 为了减少DB双向总线的方向切换次数及打开关闭nCS片选的此处，每次操作中只设定一次DB方向，且只打开关闭片选一次。比方在初始化函数内 阅读全文

摘要： 上一讲，我们完成了Nios II SBTE的配置工作。下面讲解如何根据已有参考资料（手册及代码）编写SD卡驱动。 准备工具及资料1. WinHex2. Efronc的博文SD/MMC 接口及上电时序、SD/MMC 内部寄存器、SD/MMC SPI模式下命令集驱动编写及调试步骤1 添加sd_card文件夹到APP工程路径如何添加，请参考[原创][连载].基于SOPC的简易数码相框 – Nios II SBTE部分（软件部分） - 配置工作。 步骤2 编写代码SD卡有很多标准，此处选用最简单的SD 1-线模式，即SPI模式。代码2.1 sd_card.h第5~6行，加入自定义的宏，统一代码风格。 阅读全文

摘要： 根据Hotpover讲演整理。 1 纵观天下，只有51的复位是正逻辑设计，但采用了施密特触发电路，此电路必然成本增加，故没人跟进。 2 一般认为IO悬空为无关或高电平，如果按键按下为高，而松开即悬空也为高，那么势必产生误判。 因此一般认为对如TTL这样的输入级应该采用负逻辑设计。 阅读全文

摘要： 阐述如何使用计数器来生成奇偶数分频器的原理，并给出相应的Verilog描述以及testbench。 阅读全文

摘要： Q：Altera USB-Blaster的驱动在哪里？A：如果只安装了Quartus II Programmer，比方说Quartus II 8.1 Programmer，那么Altera USB-Blaster的驱动文件夹的路径为xxx\Altera\81\qprogrammer\drivers\usb-blaster；如果安装了Quartus II，比方说Quartus II 10.0；那么Altera USB-Blaster的驱动文件夹路径为：xxx\Altera\10.0\quartus\drivers\usb-blaster 阅读全文

摘要： 出处不详。 一：成本节约 现象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧 点评：市场上不存在5K的阻值，最接近的是 4.99K（精度1%），其次是5.1K（精度5%），其成本分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、 3.3、4.7、6.8几个类别（含10的整数倍）；类似地，20%精度的电容也只有以上几种值，如果选了其它的值就必须使... 阅读全文

摘要： 介绍一种简单的基于循环队列设计的FIFO缓存原理，同时给出相应的Verilog描述和testbench。 阅读全文

摘要： 转自：http://www.laogu.com/wz_1484.htm阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。我们先从直流电压源驱动一个负载入手。由于实际的电压源,总是有内阻的（请参看输出阻抗一问）,我们可以把一个实际电压源,等效成一个理想的电压源跟一个电阻r串联的模型。假设负载电阻为R,电源电动势为U,内阻为r,那么我们可以计算出流过电阻R的电流为：I=U/(R+r),可以看出,负载电阻R越小,则输出电流越大。负载R上的电压为：Uo=IR=U*[1+(r/R)],可以看出,负载电阻R越大,则输出电压Uo越高。再来计算一下电阻R消耗的功率 阅读全文

摘要： 最近在群里又受教育了，很开心。多谢awey和缥缈九哥指教。下面几个是FPGA开发板使用的晶振。加滤波，是为了防止振荡器干扰电源。电源稳定，振荡器的频率较高，用一个104电容去耦就够了，如图2所示。图3使用的π型滤波器，由一个电感器两个电容器构成，它的输入端和输出端都呈低阻抗性，因为元件比L或C型多，故抑制性能要好的多。图1 Cyclone III Start Kit 时钟电路图2 DE1 时钟电路图3 艾米电子EP2C8 FPGA开发板 时钟电路再看下面的有源晶振的输出端，串电阻。芯片的输入端有输入电容，走线也有分布电容，没这个电阻，振荡器输出的上下沿有冲击电流，产生辐射。特别是阻抗不匹配时， 阅读全文

摘要： 其中温度等级，我不大明白，经过缥缈九哥指点才了解。N工业级E扩展工业级C汽车级 阅读全文