摘要：
1.在设置等长设计规则里选中下图蓝色部分,右键点击Create创建Class 2.新建名称——点ok 3.点击创建的Class里的单个网络创建管脚对，因为网络时至少两个PIN以上组成的 4，创建PIN的时候，里面有几个PIN就选相对应的pin就好，不需要的pin可以不选，——单击ok 5，设置等长误 阅读全文
posted @ 2025-08-19 09:23
花小宝宝
阅读(488)
评论(0)
推荐(0)
摘要：
选择自己想要的形状，下面是示意图 阅读全文
posted @ 2025-06-04 19:04
花小宝宝
阅读(136)
评论(0)
推荐(0)
摘要：
1.在删除模式框选过孔 右键点击split stack 这里是1-2/2-3/3-4的叠孔 这里要删除3-4的空，点击02gnd-03HSP层即可 阅读全文
posted @ 2025-06-04 18:13
花小宝宝
阅读(117)
评论(0)
推荐(0)
摘要：
这里选择的网络是3.3V_RAIL 到这里网络赋予上了 阅读全文
posted @ 2025-05-22 15:48
花小宝宝
阅读(179)
评论(0)
推荐(0)
摘要：
阅读全文
posted @ 2025-05-22 15:10
花小宝宝
阅读(33)
评论(0)
推荐(0)
摘要：
完成对齐 阅读全文
posted @ 2025-05-08 18:54
花小宝宝
阅读(51)
评论(0)
推荐(0)
摘要：
1,，这里涉及到一个问题，网上的答案都是说ENV文件在安装目录的这里Cadence\SPB_Data\pcbenv，然后各种修改环境变量还是解决不了问题，这个办法是可以解决大部分的问题 2，通过老师的办法，在安装目录下的这个位置Cadence\SPB_16.6\share\pcb\text，这里面有 阅读全文
posted @ 2025-05-08 18:03
花小宝宝
阅读(358)
评论(0)
推荐(0)
摘要：
1.复制某个过孔和走线，原来的网络标号仍然保持； 2.放置的过孔没有网络属性； 第二步，把软件模式修改成专业模式 在Options选项里找到要分配的网络，在find面板里选择VIAS, 鼠标点击要添加属性的过孔，DONE完成，下图是更改完成的过孔 阅读全文
posted @ 2025-04-30 09:26
花小宝宝
阅读(2119)
评论(0)
推荐(0)
摘要：
1，先把对的封装创建好，在设计界面删除旧的不要的PAD，然后再更新 阅读全文
posted @ 2025-04-18 14:12
花小宝宝
阅读(68)
评论(0)
推荐(0)
摘要：
1.,先画好异形焊盘shape为静态铜皮 2，把边框拉弧度 这里拉弧，注意拉弧方向 拉完一边后另外一边不要拉，用复制SHAPE形状，然后镜像再把两个形状重叠在一起 最后一步点击合并形状，鼠标双击两个形状即可 完成拉弧 阅读全文
posted @ 2025-04-18 10:51
花小宝宝
阅读(101)
评论(0)
推荐(0)
摘要：
先确认封装无误后可以尝试在PCB保存文件夹里把临时文件都删除了再打开，完美解决封装放不出来的问题 Allegro Place Manually放置元件无法显示并提示select elements to place using tree view 一般出现这种情况都是寻找封装的问题，但是既然导入网表没 阅读全文
posted @ 2025-03-14 14:44
花小宝宝
阅读(461)
评论(0)
推荐(0)
摘要：
保存文件时提示，一般新装的软件才会有这个提示 我们改下设置就不会再弹出这个提示了 Setuo-User Preferences，然后在工具栏搜索Savedb点击搜素，如下图复选框里打勾就行 阅读全文
posted @ 2025-02-08 11:01
花小宝宝
阅读(70)
评论(0)
推荐(0)
摘要：
一般软件不是正常关闭闪退时再打开才会出现这个提示，找到PCB文件夹，下面有个LCK的文档，删除即可 阅读全文
posted @ 2024-08-09 16:20
花小宝宝
阅读(155)
评论(0)
推荐(0)
摘要：
打开电脑任务管理器，确认下是不是没有内存，如果是内存没问题就重启下电脑 阅读全文
posted @ 2024-08-09 15:54
花小宝宝
阅读(33)
评论(0)
推荐(0)
摘要：
框选要创建模块的元器件，鼠标右键点击下面红色框里的选项 我们把它运用到其它相同的模块里去 阅读全文
posted @ 2024-02-28 17:27
花小宝宝
阅读(571)
评论(0)
推荐(0)
摘要：
第一步 第二步，鼠标放在GROUPS的器件出右键，点击下图红色框里的选项即可打散模块 阅读全文
posted @ 2024-02-28 16:42
花小宝宝
阅读(330)
评论(0)
推荐(0)
摘要：
Allegro中如何更新PCB封装，在我们导入原理图网表，PCB的封装是必不可少的，有些封装导进PCB里发现有问题，那要怎么更新呢，下面看下具体的操作步骤吧： 第二步：Update Modules and Symbols对话框详解 更新封装的3D模型（Update STEP mapping data 阅读全文
posted @ 2023-11-10 14:00
花小宝宝
阅读(5207)
评论(0)
推荐(0)
摘要：
（1）QUESTION(ORCAP-1589): Net has two or more aliases - possible short?原因：器件默认管脚命名（NET名称）与所连接网络的NET名称不一致导致的措施：可忽略。或关闭Tools->Design Rules Check->Physica 阅读全文
posted @ 2023-11-08 14:22
花小宝宝
阅读(2071)
评论(0)
推荐(0)
摘要：
ERROR(ORCAP-36041): Duplicate Pin Name "VDD" found on Package 解决的方法如下：第一步，找到报错的元器件，然后选中，单击右键，选择“Edit Part”，进行元器件封装属性的编辑 这里还还要改一个值，即使name的名字，我们需要把这些标的一 阅读全文
posted @ 2023-11-07 11:01
花小宝宝
阅读(732)
评论(0)
推荐(0)
摘要：
下面做个检查说明 check single node nets——检查单节点网络； check unconnected bus net——检查未连接的总线网络； check no driving source and Pin type connect——检查驱动接收等Pin Type的特性，这些在高 阅读全文
posted @ 2023-11-06 15:51
花小宝宝
阅读(764)
评论(0)
推荐(0)
摘要：
SO、SOP、SOIC、MSOP、TSSOP、TSOP、VSSOP、SSOP、SOJ封装详解 1. 简要信息如下： 2. SOP和SOIC的规格多是类似的，现在大多数厂商基本都采用的是SOIC的描述： SOIC8有窄体150mil的（外形封装宽度，不含管脚，下同), 管脚间距是1.27mm，如下： 阅读全文
posted @ 2023-10-27 14:33
花小宝宝
阅读(209)
评论(0)
推荐(0)
摘要：
主要是find面板与options面板不要选错了就行,下图红色代表旋转TEXT,蓝色代表旋转PIN，参考作用 阅读全文
posted @ 2023-10-26 14:30
花小宝宝
阅读(449)
评论(0)
推荐(0)
摘要：
1 添加丝印层，丝印层有两个元素 添加阻焊层 添加钢网层 添钻孔层，钻孔层里可以添加一些其它元素，比如尺寸标注 以上是光绘文件添加完成 阅读全文
posted @ 2023-06-07 10:07
花小宝宝
阅读(508)
评论(0)
推荐(0)
摘要：
1.光绘输出前需要在PCB板上设置一个光绘输出的区域 下图是对光绘层输出做出设置 阅读全文
posted @ 2023-06-06 17:50
花小宝宝
阅读(321)
评论(0)
推荐(0)
摘要：
1，钻孔输出要做的准备， 基本上默认选择就可以，只需要更改下Format为钻孔的精度，一般设置为5, 回到PCB源文件下找到Gerber文件夹，再找到下图红色框里的文件（有些人设置的EXCEL表格的形式）到这里常规的圆形钻孔文件就生成了 这里介绍下不规则的悬空，比如椭圆形的钻孔，方形的槽孔怎么生成， 阅读全文
posted @ 2023-06-06 16:56
花小宝宝
阅读(1488)
评论(0)
推荐(0)
摘要：
1.点开层，找到尺寸标注对应的显示层，打上勾即可 阅读全文
posted @ 2023-06-06 16:18
花小宝宝
阅读(373)
评论(0)
推荐(0)
摘要：
1.钻孔符号输出之前需要对钻孔进行检查，是否有相同的钻孔有多个符号，如果有向南通钻孔有多个符号可以进行合并为一个符号 这里我们对相同钻孔进行合并 阅读全文
posted @ 2023-06-06 09:22
花小宝宝
阅读(395)
评论(0)
推荐(0)
摘要：
DRC：SMD PIN to route keepout spacing间距错误 第二步：将Design modes中的pin to route keepout 关闭 阅读全文
posted @ 2023-06-05 16:40
花小宝宝
阅读(364)
评论(0)
推荐(0)
摘要：
在我们在PCB完成后，我们会进行DRC检查，在铺铜网络存在显示时，找DRC标志符号不容易发现，如果要是把铺铜隐藏，PCB中只显示导线，焊盘，过孔。大大的减少了我们的检查DRC的困难。 下面我们来进行铺铜隐藏或显示操作 ，执行Setup> Preferences…如下图所示，只要把对应的命令勾上，铜片 阅读全文
posted @ 2023-06-02 10:30
花小宝宝
阅读(644)
评论(0)
推荐(0)
摘要：
设置DRC规则 所有规则，都在规则管理器里面设置。 DRC时，检查的项目都是根据规则管理器的约定来的。 所以，布线前或查看DRC前，都需要先确认规则管理器中设置了所有规则。 在规则管理器里面，将该设置的规则(e.g. 线宽，间距)都设置上。不知道的规则就用默认的。 设置分析模式 虽然规则已经设置好， 阅读全文
posted @ 2023-05-24 16:59
花小宝宝
阅读(2070)
评论(0)
推荐(0)
摘要：
忽略DRC主要有两种情况:1.这些DRC错误是因为约束管理器的设置不合理，存在不影响制板2.分批处理DRC，隐藏当前暂时不进行解决的DRC，使得界面更清晰 1.仅忽略单个DRC警告 光标移至需要隐藏的DRC处右键 点击waive DRC 点击OK即可忽略该DRC错误并隐藏其显示。 2.重新显示已忽略 阅读全文
posted @ 2023-05-24 15:13
花小宝宝
阅读(2474)
评论(0)
推荐(0)
摘要：
1.下面设定了等长规则，也设定了TARGET等长目标线，后面的进度条却不变颜色 2， 3.再回到CM里打开规则管理器的开关 阅读全文
posted @ 2023-05-24 11:02
花小宝宝
阅读(1500)
评论(0)
推荐(0)
摘要：
如果以上方法不行那就点下面这个再试试 还有一个点需要注意，在PCB文件夹下面会有一个LCK的文件，把这个文件删了就能正常保存了 3.这里做个说明 阅读全文
posted @ 2023-05-16 18:23
花小宝宝
阅读(2110)
评论(0)
推荐(0)
摘要：
1 此时添加PIN-PINR，这里是以LVDS为例 除了这个方法也可以用模型添加法去添加 阅读全文
posted @ 2023-05-16 16:15
花小宝宝
阅读(667)
评论(0)
推荐(0)
摘要：
以上的ddr-0-7的低八位数据已经创建了Match Group等长规则，下面图片里是设置需要控制的长度值 这里设置等长的值，一般设置10MIL,0.254mm 阅读全文
posted @ 2023-05-16 15:27
花小宝宝
阅读(577)
评论(0)
推荐(0)
摘要：
阅读全文
posted @ 2023-05-16 14:18
花小宝宝
阅读(125)
评论(0)
推荐(0)
摘要：
1，COPY命令复制无属性的过孔步骤，下面FIND面板选择过孔，右边Options里的Retain net of vias里勾去掉，如果要跟网络一起复制就勾上 按照图1里的操作，是无属性的过孔复制，但实际复制后是图2 里的样子，过孔自动带了VCC3V3的网络，其实是因其它层有Shape铺铜VCC3V 阅读全文
posted @ 2023-05-10 18:52
花小宝宝
阅读(2009)
评论(0)
推荐(0)
摘要：
allegro中任何一个DRC都可以通过show这个DRC的信息来解决问题，从DRC中会显示这个报错的原因已经是哪一类型的详细错误！ 这里是以VIA打在PAD上不提示DRC举例 1、Setup->Constraints->Constraint Manager->在弹出的页面:Analyze->:An 阅读全文
posted @ 2023-05-10 11:09
花小宝宝
阅读(1540)
评论(0)
推荐(0)
浙公网安备 33010602011771号