会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
万能的小黑呀!!!
博客园
首页
新随笔
联系
订阅
管理
上一页
1
···
5
6
7
8
9
10
11
12
13
···
15
下一页
2021年1月4日
Linux基础学习笔记十:Ubuntu18.04中安装java11和scala2.12.12
摘要: 一、安装java 安装java sudo apt install openjdk-11-jre-headless 安装javac s...
阅读全文
posted @ 2021-01-04 09:55 耐心的小黑
阅读(87)
评论(0)
推荐(0)
2020年12月31日
SystemVerilog中interface(接口)介绍
摘要: 一、interface的定义与实例化 interface main_bus; wire [15:0] data; wire [...
阅读全文
posted @ 2020-12-31 09:38 耐心的小黑
阅读(873)
评论(0)
推荐(0)
SystemVerilog中常见数据类型介绍
摘要: 一、常见数据类型 1)bit byte(8) int(32) shortint(16) longint(64)变量类型; 2)l...
阅读全文
posted @ 2020-12-31 09:21 耐心的小黑
阅读(403)
评论(0)
推荐(0)
SystemVerilog中package(包)的介绍
摘要: 一、包的定义: package 包名; endpackage 包是一个独立的声明空间,多个模块共享用户定义类型。 二、包中可...
阅读全文
posted @ 2020-12-31 08:46 耐心的小黑
阅读(425)
评论(0)
推荐(0)
2020年12月14日
Linux基础学习笔记九:Ubuntu中如何管理python环境(无ananconda)
摘要: 一、前言 在以前使用Ubuntu的时候,都是直接安装python的各种库,也没有注意过这些库以及python被具体安装到了哪里。可能...
阅读全文
posted @ 2020-12-14 09:18 耐心的小黑
阅读(103)
评论(0)
推荐(0)
2020年12月12日
SystemVerilog 在interface中使用modport时的例化问题
摘要: 一、前言 在systemverilog中有一个非常实用的功能,那就是interface。在最近写一个小练习的时候,不仅使用到了int...
阅读全文
posted @ 2020-12-12 11:48 耐心的小黑
阅读(377)
评论(0)
推荐(0)
2020年11月28日
使用Python实现浮点数与基于754标准的16进制之间的转换
摘要: 我们需要使用内置struct库中的pack和unpack函数。 下面实现的有单精度和双精度的浮点数转换。 import struct...
阅读全文
posted @ 2020-11-28 19:30 耐心的小黑
阅读(971)
评论(0)
推荐(0)
2020年11月27日
IEEE754标准中的4种舍入模式
摘要: 一、前言 最近在写一个基于IEEE754标准的浮点加法器,其中有一项要求就是要满足IEEE754标准的四种舍入模式。 我们在进行对阶...
阅读全文
posted @ 2020-11-27 09:55 耐心的小黑
阅读(275)
评论(0)
推荐(0)
2020年11月1日
verilog 交通灯实验(使用状态机)
摘要: 一、实验要求 包含一个counter与一个state转换模块当reset为1时,则count为0,state=S0当reset为0时...
阅读全文
posted @ 2020-11-01 23:51 耐心的小黑
阅读(474)
评论(0)
推荐(0)
FPGA 频率计实验
摘要: 参考:正点原子开拓者 FPGA 开发指南 数字频率计是一种基本的测量仪器,被广泛应用于航天、电子、测控等领域。基于传统测频原理的频率...
阅读全文
posted @ 2020-11-01 11:28 耐心的小黑
阅读(575)
评论(0)
推荐(0)
上一页
1
···
5
6
7
8
9
10
11
12
13
···
15
下一页
公告