摘要：
一、移位相加乘法器 移位相加的原理 从被乘数的最低位开始判断，若为1，则乘数左移i(i=0,1(width-1))位后，与上一次和进... 阅读全文
posted @ 2020-09-28 09:31
耐心的小黑
阅读(1462)
评论(0)
推荐(0)
摘要：
一、首先定义一个1位全加器 module adder_1bit(a,b,cin,sum,cout); input a,b,cin; ... 阅读全文
posted @ 2020-09-27 10:11
耐心的小黑
阅读(919)
评论(0)
推荐(0)
摘要：
前言： 现在这年代，技术日新月异，物联网、人工智能、深度学习等概念遍地开花，各类芯片名词GPU, TPU, NPU，DPU层出不穷…... 阅读全文
posted @ 2020-09-26 17:27
耐心的小黑
阅读(2321)
评论(0)
推荐(0)
摘要：
首先，做两个假定，以方便后面的描述： 假定按键的默认状态为0，被按下后为1假定按键抖动时长小于20ms，也即使用20ms的消抖时间 ... 阅读全文
posted @ 2020-09-24 11:33
耐心的小黑
阅读(736)
评论(0)
推荐(0)
摘要：
分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，... 阅读全文
posted @ 2020-09-24 10:10
耐心的小黑
阅读(508)
评论(0)
推荐(0)
摘要：
一、前言 任务和函数具备将程序中的反复被用的语句结构聚合起来的能力，因此其功能类似于C 语言的子程序。通过任务和函数语句结构来替代重... 阅读全文
posted @ 2020-09-23 23:57
耐心的小黑
阅读(640)
评论(0)
推荐(0)
摘要：
一、Moore状态机 输出只与此时的状态有关，因此假如需要检测宽度为4的序列，则需要五个状态。 设计一个序列检测器，检测序列1101... 阅读全文
posted @ 2020-09-23 23:30
耐心的小黑
阅读(351)
评论(0)
推荐(0)
摘要：
“硬件设计很讲究并行设计思想，虽然用Verilog描述的电路大都是并行实现的，但是对于实际的工程应用，往往需要让硬件来实现一些具有一... 阅读全文
posted @ 2020-09-23 23:19
耐心的小黑
阅读(456)
评论(0)
推荐(0)
摘要：
一、普通时钟信号： 1、基于initial语句的方法： parameter clk_period = 10; reg clk; ... 阅读全文
posted @ 2020-09-23 10:58
耐心的小黑
阅读(1675)
评论(0)
推荐(0)
摘要：
一、基本概念 wire型数据常用来表示以assign关键字指定的组合逻辑信号，模块的输入输出端口类型都默认为wire型，wire相当... 阅读全文
posted @ 2020-09-21 21:42
耐心的小黑
阅读(1645)
评论(0)
推荐(0)
浙公网安备 33010602011771号