摘要：
DMA方式的基本原理 数据的传送不经过CPU，由DMA控制器实现内存和外设，外设和外设之间的直接快速传递 用于需要高速大批量数据传送系统中 DMA传输计算机系统构成 DMA控制器作为主设备之一 总线上进行数据传输时候，能够获得总线控制权的称为主设备，在输入输出中前面的无条件方式，以及程序查询方式，或 阅读全文
posted @ 2023-02-26 21:48
Smile_Children
阅读(1030)
评论(0)
推荐(0)
摘要：
中断的基本概念 是指CPU正常运行程序时，由于内部或者外部事件（或由程序，输入输出）引起CPU中断正在运行的程序，而转到为中断事件服务的程序中去，服务完毕，再返回原程序的这一过程 中断特征：具有随机性 中断作用 实现主机与外设之间的并行工作 故障处理：中断系统能使计算机在运行过程中出现故障的时候，调 阅读全文
posted @ 2023-02-26 21:44
Smile_Children
阅读(1440)
评论(0)
推荐(0)
摘要：
输入输出方式 无条件IO方式 程序控制IO方式 中断IO方式 DMA方式 通道方式 IO处理机方式 无条件IO方式 程序控制IO方式 数据在计算机和外设之间的传送全部靠计算机程序控制。计算机执行IO指令时，先获取外设状态，根据外设状态决定下一步执行 程序控制IO方式 如何实现程序控制 设备状态寄存器 阅读全文
posted @ 2023-02-26 21:40
Smile_Children
阅读(133)
评论(0)
推荐(0)
摘要：
输入输出系统组成 计算机由处理器存储器和输入系统输出系统组成，输入输出是与外界交换信息 由外部设备，接口部件，总线以及响应的管理软件系统称为计算机输入输出系统通称为I/O系统 IO系统完成的功能 完成计算机内部二进制信息与外部多种信息形式间的交流（数字或者模拟信息） 保证CPU能够正确选择输入输出设 阅读全文
posted @ 2023-02-26 21:38
Smile_Children
阅读(265)
评论(0)
推荐(0)
摘要：
总线标准 常见总线标准 EISI和VESA标准 PCI标准 外部总线 芯片内部的总线标准 远距离 阅读全文
posted @ 2023-02-26 21:37
Smile_Children
阅读(179)
评论(0)
推荐(0)
摘要：
菊花链式串行总线仲裁 什么是总线仲裁，是指在总线上同一时刻只能有一个主设备占用总线，当计算机系统中只有一个主设备的时候不存在仲裁问题，当多个主设备同时提出总线占用的申请，就会有总线的仲裁问题 菊花链式原理如下： 主设备1和2通过三条线同CPU链接，一条线总线请求就是当主设备需要获得总线控制权的时候， 阅读全文
posted @ 2023-02-26 21:29
Smile_Children
阅读(1220)
评论(0)
推荐(0)
摘要：
单级总线结构 通过一条总线将计算机的存储器，CPU以及输入输出设备全部通过一条总线链接起来，也称为系统总线 如何在一条总线上区分不同的设备，简单的方式可以通过地址来区分，由于都在一条线上我们只需要给出地址就能够访问响应的部件，因此我们可以用相同的指令去访问存储器和外部设备 总线简单，使用灵活，易于扩 阅读全文
posted @ 2023-02-26 21:26
Smile_Children
阅读(281)
评论(0)
推荐(0)
摘要：
总线的性能参数 总线频率：反映总线工作速率（f），通常单位是MHz，类比于车速 总线宽度：数据总线的位数，类似于告诉路有几条车道，单位是b是微型计算机的重要指标，通常与处理器的字长有关系，如果处理器是32位，总线的位数也是32位 总线传输速率：总线上可以传输的数据总量（BW），单位是MB/s。总线的 阅读全文
posted @ 2023-02-26 21:24
Smile_Children
阅读(550)
评论(0)
推荐(0)
摘要：
总线的概念 总线：是计算机体系结构的重要组成部分，通过它可以将计算机系统中各个功能部件链接起来，构成一个完整的系统 总线的作用 是各个功能部件传递信息的通道 是系统中各个部件间的物理接口，能够减少各个部件通信的复杂程度 提供信息交换时所需的数据，地址，时序和控制信息 提供一个共同遵循的协议和标准 不 阅读全文
posted @ 2023-02-26 21:22
Smile_Children
阅读(322)
评论(0)
推荐(0)
摘要：
R型指令执行状态周期T3-T4 R型指令完成基本的运算，当A和B对应的选择信号就绪以后，ALU给出一个对应的运算符，就可以完成响应的运算，将结果送入C寄存器的输入端，给出对应的控制信号才可以建立响应的数据通路T3，第三个节拍完成实际的R型指令的运算，根据R型指令的Funct字段，完成不同的运算，运算 阅读全文
posted @ 2023-02-26 21:21
Smile_Children
阅读(602)
评论(0)
推荐(0)
摘要：
单周期MIPS关键路径LW指令 时间延迟问题 由于系统采用单周期实现所以整个系统的时钟周期取决于最慢那一条指令的时间延迟，以LW指令为例，涉及到指令存储器以及数据存储器的访问，所以是最慢的那条指令 LW的最长路径部分 首先经过PC将数据输出，当时钟上跳沿来临的时候，PC要将值输出必须要有一个触发器延 阅读全文
posted @ 2023-02-26 21:19
Smile_Children
阅读(1619)
评论(0)
推荐(0)
摘要：
数据通路综合 前面介绍R型指令格式有三个寄存器操作数和I型指令格式有两个寄存器操作数和一个立即数。R型指令的写入寄存器编号是Rd，而对于I型指令写入寄存器的编号可能是Rt。所以在将R型指令和I型指令进行综合的时候要在同一个数据通路上能够运行两种不同的指令称为数据通路的综合。进行综合的时候对于具有多个 阅读全文
posted @ 2023-02-26 21:16
Smile_Children
阅读(1128)
评论(0)
推荐(0)
摘要：
MIPS CPU控制器设计 定长指令周期：单周期实现 所有指令在一个周期内完成， CPTI = 1 性能取决于最慢的指令，时钟周期过长 变长指令周期：多周期实现 缩短时钟周期，复用器件或数据通路 可支持流水操作，提升性能 MIPS指令格式 相对于X86，MIPS指令是精简指令，一共包括R型指令和I型 阅读全文
posted @ 2023-02-26 21:12
Smile_Children
阅读(891)
评论(0)
推荐(0)
摘要：
微程序控制器组成原理框图 1. 单总线架构下的微指令格式 （1） 每一个控点对应一个信号，一共有22个控制信号，判别字段2两位，下址字段四位，一共包括28位 （2） 一条微指令对应一个时钟周期，微指令可以并发的给出控制信号所以只需要一个时钟周期 （3） 微指令操作信号的持续时间就是一个时钟周期，微指 阅读全文
posted @ 2023-02-26 21:08
Smile_Children
阅读(1130)
评论(0)
推荐(0)
摘要：
微程序控制器基本思想 硬布线：同步逻辑，繁，快，贵，难改 1）一条指令多个时钟周期 2）一个时钟周期一个状态 3）一个状态对应一组并发信号 4）如果需要新增一条指令，这些所有的状态机，以及对应的硬布线控制器的组合逻辑，要全部重新设计，修改增加比较复杂 微程序：存储逻辑，简，慢，廉，，易改 在硬布线控 阅读全文
posted @ 2023-02-26 20:53
Smile_Children
阅读(501)
评论(0)
推荐(0)
摘要：
变长指令周期：现代时序 时钟周期数可变，速度快，设计复杂 传统的三级时序系统里面，每一条指令都要对应八个时钟周期，也就是八个状态，执行指令的四个状态实际上为不同的指令共享，有些对应的指令周期，比如mov，后面的三个节拍是被浪费了，为了节约这些节拍，我们可以对整个的状态进行更严格的区分，不在是八个状态 阅读全文
posted @ 2023-02-26 20:49
Smile_Children
阅读(430)
评论(0)
推荐(0)
摘要：
基本原理 将控制器看成生产固定时序控制信号的逻辑电路 输入信号：指令译码，时钟信号，反馈信号作为输入 输出信号：功能部件控制信号序列 设计目标：最少原件，最快速度 理论基础：布尔代数 组成器件：门电路，触发器 定长指令周期时序产生器 传统三级时序 要设计定长指令周期时序产生器，首先构建它的时序产生器 阅读全文
posted @ 2023-02-26 20:47
Smile_Children
阅读(424)
评论(0)
推荐(0)
摘要：
MOVE指令执行数据通路，MOVE R1，10功能是将10 送到R1中， 将指令寄存器中的地址部分，也就是我们的立即数部分送到寄存器中 需要将IR的值输出，需要IR out来进行控制，用IR out将数据输出到总线，再由总线输出到对应的寄存器R1中，给出一个R1 in的的信号，再时钟的配合想对应的数 阅读全文
posted @ 2023-02-26 20:43
Smile_Children
阅读(267)
评论(0)
推荐(0)
摘要：
单总线架构基础上如何执行指令 指令功能 Mem[PC++] ->IR取指令的数据通路 取指令，将指令从主存取出送到指令寄存器IR中，然后再将PC++，取指令需要反复的通过数据总线传递数据。首先以PC为地址访问主存，所以首先我们要将PC的值传递到AR中来，另外PC++，送到运算器的一个X中，第一步要将 阅读全文
posted @ 2023-02-26 20:36
Smile_Children
阅读(329)
评论(0)
推荐(0)
摘要：
指令执行一般流程 不同指令功能不同，数据通路不同，执行时间不同，如何安排时序 访存指令，寄存器运算指令，加减法指令与除法指令 程序执行一般流程 系统在上电之后，就一直进入取指令，操作指令的死循环 从取指令开始，以PC为地址访问内存将指令从内存取出，送到指令寄存器，然后PC自增1，PC+一条指令的长度 阅读全文
posted @ 2023-02-26 20:32
Smile_Children
阅读(569)
评论(0)
推荐(0)
摘要：
单总线结构的CPU 所有的功能部件都链接在总线上，并且通过总线进行数据交互 各部件间通过总线进行传输 设计简单，必须经过分时操作 读写过程 PC程序寄存器，通过AR使用地址访问主存将指令读取处理放在DR寄存器中 DR寄存器通过总线将数据发送给IR寄存器进行译码，和时序部件生成操作控制性信号，这些信号 阅读全文
posted @ 2023-02-26 20:29
Smile_Children
阅读(240)
评论(0)
推荐(0)
摘要：
数据通路分类 共享通路（总线型） 主要部件都链接在公共总线上，各部件间通过总线进行数据传输 结构简单，实现容易，但并发性较差，需分时使用总线，效率低 专用通路 并发高，性能佳，设计复杂，成本高 可以看作多总线结构 单总线结构中的数据通路 只有唯一的总线IB ALU算数逻辑运算单元，以及暂存算数逻辑运 阅读全文
posted @ 2023-02-26 20:27
Smile_Children
阅读(536)
评论(0)
推荐(0)
摘要：
数据通路的基本概念 是CPU内部各执行部件间进行信息传递的路径，通路的建立依赖于各执行部件间的控制信号，比如运算器的运算选择信号加减乘除，寄存器的写入控制信号，主存的读写控制信号，其中有些信号需要靠时钟驱动，由时钟配合才能完成，不同指令在数据通路上是不同的，相同的指令，在指令执行的不同阶段，数据通路 阅读全文
posted @ 2023-02-26 20:25
Smile_Children
阅读(516)
评论(0)
推荐(0)
摘要：
CPU概述 CPU的主要功能就是完成取指令，执行指令，由CPU的运算器和控制器来完成的 CPU的组成 运算器：负责数据加工 包括：算数逻辑运算单元，通用寄存器，通用寄存器用来暂存运算器所需要的操作数以及运算器运算的结果，MIPS中有32个寄存器可以使用，不是所有的CPU都有状态寄存器 控制器：程序执 阅读全文
posted @ 2023-02-26 20:22
Smile_Children
阅读(520)
评论(0)
推荐(0)
摘要：
R型指令 操作数和结果都是通过寄存器进行的 OP：操作码，所有R型指令中全部为0 Rs：寄存器编号，对应第一个源操作数 Rt：寄存器编号，对应第二个源操作数 Rd：寄存器编号，据此保存结果 Shamt：常数，在移动指令中使用 Funct：功能码，指定指令的具体功能 R型指令存在3中不同类型 3寄存器 阅读全文
posted @ 2023-02-26 20:20
Smile_Children
阅读(1160)
评论(0)
推荐(0)
摘要：
MIPS指令概述 没有内部互锁流水线的微处理器，内部互锁流水线只流水线处理中，指令的完成顺序和发射顺序一致，也可以不一致 属于精简指令集计算机RISC（Reduced Instruction Set Computer） MIPS指令集有MIPS 1， MIPS 2， MIPS 3... 和MIPS 阅读全文
posted @ 2023-02-26 20:16
Smile_Children
阅读(350)
评论(0)
推荐(0)
摘要：
指令格式设计的主要内容 根据指令数量的要求及是否支持操作码扩展，确定操作码字段的位数 根据对操作数的要求确定地址码字段的个数 根据寻址方式的要求，为每个地址码字段确定寻址方式字段位数 确定采用定长指令还是边长指令 指令格式设计举例 OP需要完成60中操作所以需要6位，2的6次幂是64 X1，X2，X 阅读全文
posted @ 2023-02-26 20:12
Smile_Children
阅读(118)
评论(0)
推荐(0)
摘要：
操作数是运算符作用于的实体,表达式中的一个组成部分，它规定了指令中进行数字运算的量。表达式是操作数与操作符的组合。 操作数形式： 立即操作数:指令要操作的数据以常量的形式出现在指令中,称为立即数,它只能作为源操作数 寄存器操作数:指令要操作的数据存放在CPU中的寄存器里，指令中给出寄存器名即可。 内 阅读全文
posted @ 2023-02-26 20:09
Smile_Children
阅读(1016)
评论(0)
推荐(0)
摘要：
寻址方式的概念 根据冯诺依曼计算机工作原理，需要根据物理地址从内存种取指令和数据，如何获得指令和数据的物理地址？ 寻找指令和操作数的有效地址的方式 指令的寻址方式 计算指令有效地址的方法 指令的寻址方式只有两种 1. 顺序寻址 1) 程序的指令序列在主存顺序存放，执行时从第一条指令开始，逐条取出并逐 阅读全文
posted @ 2023-02-26 20:02
Smile_Children
阅读(304)
评论(0)
推荐(0)
摘要：
指令的基本概念 指令 计算机能直接识别，执行的操作命令（机器指令） 冯诺依曼结构计算机，“程序控制”原理实现的载体 指令系统（指令集） 一台计算机中所有机器指令的集合 系列机：同一公司不同时期生产，基本系统结构和指令系统相同的计算机。如IBM，PDP-11，VAX-11，Intel-x86 兼容机： 阅读全文
posted @ 2023-02-26 19:58
Smile_Children
阅读(411)
评论(0)
推荐(0)
摘要：
RAID提出的背景 很多人因为磁盘故障导致数据丢失的情况 磁盘访问速度过慢 多磁盘管理不方便 RAID定义：廉价磁盘冗余阵列Redundant Arrays of Inexpensive Disk或者独立磁盘冗余阵列Redundant Arrays of Independenc Disk 基本思想： 阅读全文
posted @ 2023-02-26 19:51
Smile_Children
阅读(58)
评论(0)
推荐(0)
摘要：
虚实地址转换过程中存在的问题 CPU访问数据逻辑 通过虚拟地址访问MMU，然后通过MMU访问虚拟地址与物理地址的映射页表 页表返回实际的物理地址，页表实际是放在主存中，只不过名字叫虚拟地址 根据物理地址再次访问主存，如果命中则直接返回，没有命中则从磁盘加载存入主存中 缺点：虚实地址转换过程中需要多次 阅读全文
posted @ 2023-02-26 19:48
Smile_Children
阅读(136)
评论(0)
推荐(0)
摘要：
虚拟存储器概念：用于解决主存容量不足的问题 冯诺依曼计算机工作原理：存储程序，程序控制程序只有调入到主存，才可以被CPU访问 计算机能执行比主存空间大的程序吗？如果不通过其他方式，是不可以的 概念：处于主存-辅存存储层次解决主存容量不足问题，为程序设计者提供比主存空间大的编程空间 分类：页式虚拟存储 阅读全文
posted @ 2023-02-26 19:46
Smile_Children
阅读(195)
评论(0)
推荐(0)
摘要：
直接映射 完成Cache访问的硬件实现 计算总容量 组相联 阅读全文
posted @ 2023-02-26 19:42
Smile_Children
阅读(58)
评论(0)
推荐(0)
摘要：
需要替换算法的原因 程序运行一段时间后，Cache存储空间被占满，当再有新的数据要调入时，就需要通过某种机制决定替换的对象 集中常见的替换算法 先进先出-FIFO 最不经常使用法-LFU 近期最少使用法-LRU 随机替换法 先进先出算法-FIFPO 需要有个计数器，来标记进去的次数 每次载入数据对应 阅读全文
posted @ 2023-02-26 19:41
Smile_Children
阅读(81)
评论(0)
推荐(0)
摘要：
主存与Cache地址映射概念 主存数据如何迁至Cache才能实现快速查找 2. 常见三种映射方法 全相联映射 直接相连映射 组相联映射 全相联工作原理 主存分块，Cache分行，两者大小相同 设主存分块，每块4个字，主存大小为1024个块，则第61个地址为00001111 01（块号 块内地址） 主 阅读全文
posted @ 2023-02-26 19:38
Smile_Children
阅读(632)
评论(0)
推荐(0)
摘要：
相联存储器的作用 判断CPU要访问的内容是否在Cache中 判断依据？ 判断的基本思路 根据不同规则抽取主存地址的部分内容作为查找的判断 查找方法：顺序查找，二分查找，这种不满足CPU的快速，需要物理硬件支持，使用相联存储器，通过硬件并发查找 相连存储器的基本结构及工作原理 相连存储器的一种技术实现 阅读全文
posted @ 2023-02-26 19:33
Smile_Children
阅读(1210)
评论(0)
推荐(0)
摘要：
存储系统中的Catche视图 Cache的功能：缓解快速CPU与慢速的主存之间的速度差异 Cache的理论基础：局部性原理 Cache的工作过程 读操作 如何判断数据造Cache中？ Cache中的数据是有效么？（DMA修改主存） 当CPU访问Cache不命中，则从主存中直接获取数据给CPU，同时更 阅读全文
posted @ 2023-02-26 19:31
Smile_Children
阅读(237)
评论(0)
推荐(0)
摘要：
多提交叉存储器提出的背景 基本思想是在不提高存储器速率，不扩展数据总线的前提下，通过存储芯片的交叉组织，提高CPU单位时间内访问的数据量，从而缓解快速的CPU与慢速的主存之间的速度差异 高位多体交叉存储器的组织方式 数据组织特点：相邻地址数据处于同一个存储体 一个地址寄存器 多模块串行（局部性原理） 阅读全文
posted @ 2023-02-26 19:29
Smile_Children
阅读(605)
评论(0)
推荐(0)
摘要：
存储扩展的基本概念及类型 M：字节 N：位 无论哪种类型的存储扩展都要完成CPU与主存间地址线，数据线，控制线的链接 位扩展 例1 用16K*8的存储芯片构建16K * 32的存储器 所需芯片数量：16K * 32/16K*8 =4片 2. 字扩展举例 例2 用16K * 8的存储芯片构建128k 阅读全文
posted @ 2023-02-26 19:27
Smile_Children
阅读(242)
评论(0)
推荐(0)
摘要：
SRAM存储单元的不足 晶体管过多 存储密度低 功耗大 DRAM存储单元的基本结构 解决SRAM不足采取的方法： 去掉两个负载管：T3，T4 提升存储密度 降低功耗 降低成本 利用栅极分布电容缓存电荷 增加电路协同存储单元工作 DRAM存储单元的工作原理 写操作 2. 读操作 3. 保持操作 由于没 阅读全文
posted @ 2023-02-26 19:24
Smile_Children
阅读(246)
评论(0)
推荐(0)
摘要：
静态存储单元结构（SRAM存储单元结构）（内存指的是断电信息就没有了） 工作管：工作管构成的稳定互锁状态来保存信息 负载管：为工作管提供电流 门控管：控制存储单元与外界的通断 写操作： 读过程： 保持过程： 静态存储器的结构 双译码结构 6116双译码结构实例“ 2114双译码结构实力 阅读全文
posted @ 2023-02-26 18:03
Smile_Children
阅读(120)
评论(0)
推荐(0)
摘要：
基本存储体系 原理：包括：存储程序（存储设备），程序控制（CPU） 1. 输入输出设备将程序与数据写入主存 2. CPU取指令 3. CPU执行指令期间读取数据 4. CPU写回运算结果 5. 输出设备输出结果 问题： 1. 主存速度够快吗 2. 主存容量够大吗 3. 存储器便宜吗 主存速度慢的原因 阅读全文
posted @ 2023-02-26 17:59
Smile_Children
阅读(76)
评论(0)
推荐(0)
摘要：
存储字长 主存的一个存储单元所包含的二进制位数 目前大多数计算机的主存按字节编址，存储字长也不断加大，如16位字长，32位字长 ISA设计时要考虑的两个问题 如何根据字节地址读取一个32位的字？-字的存放问题 一个字能否放在主存的任何字节边界？-字的边界问题 数据存储与边界的关系 1. 按边界对其的 阅读全文
posted @ 2023-02-26 17:50
Smile_Children
阅读(143)
评论(0)
推荐(0)
浙公网安备 33010602011771号