随笔分类 -  SOC

摘要：在打開ModelSim-Altera時，可以看到預設已經將Quartus II的Mega Function的library都已經加入了，我們可否自行加入永久性的library mapping呢? 阅读全文

摘要：只要使用了VGA、TRDB-LCM或者TRDB-LTM，就會使用SDRAM當作frame buffer，由於SDRAM頻寬有限，若沒妥善分配頻寬，最後影像就會不正確。 阅读全文

摘要：ModelSim依照以下規則搜尋Verilog實例。 阅读全文

摘要：本文介紹如何破解Synplify Pro 9.6.2。 阅读全文

摘要：這是我帶台大電機所『軟硬體共同設計』助教時，兩個電子所學生所做的期末專題，相當精彩，充分發揮了DE2-70的觸控螢幕，SD卡，音效，硬體加速等功能。 阅读全文

摘要：本文介紹使用ModelSim做前仿真，並搭配Quartus II與ModelSim作後仿真。 阅读全文

摘要：Nios II常會出現『Error parsing project STF file』錯誤訊息，該如何解決呢? 阅读全文

摘要：DE2-70 CD中的範例，CPU與SDRAM、SRAM都是跑在100MHz，是否能對DE2-70超頻，讓實驗數據更漂亮呢? 阅读全文

摘要：本文使用Verilog 2005的新特性實現memory轉vector。 阅读全文

摘要：一些比賽中的照片，重點是：『有正妹』!! 阅读全文

摘要：無論是自己開發的project，或者是DE2-70 CD上的範例，只要Quartus II編譯後，幾乎大家都會遇到這個warning，到底是什麼意思呢?該如何解決這個warning呢? 阅读全文

摘要：很多人問到如何在TRDB-LTM控制某xy座標輸出的顏色，本文提出解決方法。 阅读全文

摘要：Altera University Program IP Core曾經是很多人的最愛，不過在Quartus II 7.x之後出現了相容性的問題，導致很多人一直停留在Quartus II 6.1不願意更新，就是為了Altera University Program IP Core，曾經聽說Altera不會再維護更新了，但最近Altera又公布了Altera University Program IP Core最新版本，重點是：『for Quartus II 8.0 / 8.1』!! 阅读全文

摘要：在DE2-70，隨便一個Nios II系統在Quartus II編譯後，幾乎都會遇到1個critical warning：『Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.』，該如何解決呢? 阅读全文

摘要：Quartus II是一個功能強大，但也非常複雜的軟體，初學者常常迷失在Quartus II眾多功能中，Altera提供了在線技術培訓視頻供初學者學習，重點是：『全中文』!! 阅读全文

摘要：在Quartus II 8.1中，Quartus II Handbook Version 8.1 Vol.4對Avalon Signal Type的nameing convention建議做了些變化。 阅读全文

摘要：在Verilog 1995規定，對於沒宣告的信號會自動視為wire，這樣常常造成debug的困難，Verilog 2001另外定義了`default_nettype none，將不再自動產生wire，且目前Quartus II 8.1已經支援。 阅读全文

摘要：使用Altera所提供的ip時，如UART、DMA...等，只要在SOPC Builder加進要用的ip，Nios II的C語言include正確的header file後，就可以正常使用，為什麼自己寫的ip，還必須將HAL的*.c複製到project的目錄下才能編譯呢? 阅读全文

摘要：在2008年7月19號時，我將Verilog語法著色加到博客園上，但畢竟另外一個硬件語言VHDL也是很多人在用，現在我將VHDL也加上語法著色了。希望更多對於SOC、FPGA、ASIC設計有興趣的朋友能多多利用博客園這項服務，開啟博客園IC設計討論的風氣。 阅读全文

摘要：雖然在blog談了不少Nios II的技術，但一直還沒有推薦過任何一本Nios II書籍，對於初學者來說，若能確確實實熟悉本書的內容，就可以快速的將Nios II功力提升到中級的水準。 阅读全文