yooooooo

2025年6月27日

摘要： CPU 的 cache line 和 cache 组（set）是理解缓存结构（cache architecture）的两个关键概念，它们之间有密切的关系。下面我来详细解释它们的联系：一、基本概念回顾 1. Cache Line（缓存行）是 cache 中数据的最小传输和存储单位。通常大小阅读全文

posted @ 2025-06-27 17:58 yooooooo 阅读(113) 评论(0) 推荐(0)

Android Camera性能分析 Camera启动性能拆解

摘要： Camera启动性能拆解从CameraServer的角度对Camera启动性能进行拆解进程开始点结束点 App 点击Camera App Icon 开始调用connectDevice HAL 开始调用connectDevice 调用connectDevice结束 App 调用connectD 阅读全文

posted @ 2025-06-27 16:34 yooooooo 阅读(43) 评论(0) 推荐(0)

Android Camera性能分析 Camera软件栈介绍

摘要：本讲是Android Camera性能分析专题的第11讲，我们介绍Camera软件栈介绍，包括如下内容： Camera预览数据流方向 Camera拍照数据流方向 Camera录像数据流方向 Camera预览数据流方向 Camera预览数据流有两种方式 <= Android 11 预览组件：Surfa 阅读全文

posted @ 2025-06-27 15:35 yooooooo 阅读(84) 评论(0) 推荐(0)

Android Camera性能分析在Camera Native Framework添加trace

摘要： C/C++ Trace类说明头文件 /system/core/libcutils/include/cutils/trace.h /system/core/libutils/include/utils/Trace.h #include <utils/Trace.h> 依赖的库 libcutils.s 阅读全文

posted @ 2025-06-27 11:18 yooooooo 阅读(56) 评论(0) 推荐(0)

Android Camera性能分析在Camera App或Java Framework添加trace

摘要：本讲是Android Camera性能分析专题的第9讲，我们介绍在Camera App或Java Framework添加trace，包括如下内容： Java Trace类说明 android.os.Trace类描述 beginSection(String sectionName) 在一个函数中打印阅读全文

posted @ 2025-06-27 11:04 yooooooo 阅读(49) 评论(0) 推荐(0)

2025年6月26日

【ARM Cache 与 MMU 系列文章 4 – Cache 与 CPU 乱序执行】

摘要： 1.1 Cache 之乱序执行程序里面的每行代码的执行顺序，有可能会被编译器和cpu根据某种策略，给打乱掉，目的是为了性能的提升，让指令的执行能够尽可能的并行起来。知道指令的乱序策略很重要，原因是这样我们就能够通过barrier（内存屏障）等指令，在正确的位置告诉cpu或者是编译器，这里我可以接阅读全文

posted @ 2025-06-26 17:59 yooooooo 阅读(119) 评论(0) 推荐(0)

【ARM Cache 与 MMUMPU 系列文章 2.1 -- 什么是 Cache PoP 及 PoDP ？】

摘要： PoP 及 PoDP Cache PoDP 点对深度持久性（Point of Deep Persistence, PoDP）是内存系统中的一个点，在该点达到的任何写操作即使在系统供电瞬时硬件故障的情况下也是持久的。这意味着，一旦数据写入操作达到 PoDP，即使发生断电或其他硬件故障，这些数据也不会丢阅读全文

posted @ 2025-06-26 10:34 yooooooo 阅读(38) 评论(0) 推荐(0)

【ARM Cache 与 MMU 系列文章 2 -- Cache Coherence及内存顺序模学习】

摘要： Cache Coherence 背景所谓的 Cache 一致性问题，主要指的是由于 Cache 存在时，当在有多个 Master(典型的如 MCU 的 Core， DMA 、 PCIE 、I2C2APB 等)访问同一块内存时，由于数据会缓存在 Cache 中而没有更新实际的物理内存，导致的问题阅读全文

posted @ 2025-06-26 10:18 yooooooo 阅读(129) 评论(0) 推荐(0)

2025年6月25日

【ARM Cache 与 MMU 系列文章 1.7 -- ARM Cache 组相联映射】

摘要： Cache 组相联映射 ARM核心的主要缓存总是使用一组多路组相连缓存实现的。这显著降低了与直接映射缓存相比出现的缓存抖动（Cache Thrashing）的可能性，从而提高了程序执行速度并使执行更加具有确定性。这种缓存组织方式以增加硬件复杂性和因每个周期比较多个标签而略增加功耗为代价。直接映射和阅读全文

posted @ 2025-06-25 17:20 yooooooo 阅读(112) 评论(0) 推荐(0)

【ARM Cache 与 MMU 系列文章 1.6 -- ARM Cache 全相连详细介绍】

摘要： Cache 全相连（Fully Associative）介绍：在全相连缓存中，任何内存地址都可以缓存在 Cache 的任何位置。在查找数据时，缓存会并行检查所有的缓存行，以确定所需数据是否已缓存。这种组织结构的优点是高命中率，但缺点是查找过程需要更复杂的硬件，导致成本和功耗增加。全相联阅读全文

posted @ 2025-06-25 14:14 yooooooo 阅读(48) 评论(0) 推荐(0)

以有涯之生随无涯之学

公告