yooooooo

摘要： ARM Cache组织形式 在ARM体系结构中，缓存（Cache）是一种关键的硬件机制，用于减少处理器访问内存所需的时间。缓存可以根据其组织结构分为三种主要类型：全相连（Fully Associative），直接映射（Direct Mapped），和多路组相连（Set Associative）。每种 阅读全文

摘要： Cache 与 MPU 1.1. Cortex-M MPU 简介 MPU 全称"Memory Protection Unit"，中文叫“存储保护单元”，它是 Cortex-M 处理器内部的一个模块（注意：并不是所有 Cortex-M 版本都支持 MPU，并且在一些支持 MPU 的 Cortex-M 阅读全文

摘要： Data Cache and Unified Cache 在 ARM架构中，缓存（Cache）的设计对于提高处理器性能和效率至关重要。缓存按照存储的数据类型和结构可以分为几种类型，其中最关键的区别在于数据缓存 (Data Cache) 和统一缓存 (Unified Cache)。这两种缓存的主要差异 阅读全文

摘要： 关键词：pmu，perf等等。 简单记录PMU及其内核驱动，内核中perf相关内容，以及两者是如何关联的。然后记录perf应用是如何和PMU硬件关联的，以及如何使用perf查看PMU结果。 A7 PMU概要 PMU作为一个扩展功能，是一种非侵入式的调试组件。 对PMU寄存器的访问可以通过CP15协处 阅读全文

摘要： 1. 综述 本文乃内核 perf 框架解构系列文章第三篇。 《[perf 2] perf 后端：硬件 PMU（上）》一文，我们讨论了 PMU 硬件的基本使用范式，架构相关的概念，以及寄存器层面的基本操作及编程。 本文在上文基础上进行编码实践，目的是展示 Intel x86 架构下硬件 PMU 的编程 阅读全文

摘要： 1. 垫话 本文标题叫“硬件 PMU”操作，而不是“PMU 硬件”操作，是为了有意强调上一篇文章所申明的概念：PMU 只是一种抽象，其可以是纯软件实现的，也可以是硬件实现的。所以本文分析“硬件 PMU”，是有其推广意义的：“硬件 PMU”是 PMU 的一个特殊解，清楚了“硬件 PMU”的抽象及操作， 阅读全文

摘要： Does anybody know what is the meaning of stalled-cycles-frontend and stalled-cycles-backend in perf stat result ? I searched on the internet but did n 阅读全文

摘要： 1. 综述 本系列文章旨在解构内核 perf 框架的实现。perf 是一个庞大的系统，所涉及的逻辑板块非常多，因此想要把 perf 框架讲清楚是不容易的。为了让读者能建立起清晰的脉络，本系列文章会根据一定的内在逻辑，逐步展开对各板块的解构。 perf 框架其本身因为考虑了很多 general 的需求 阅读全文

摘要： 许多体系结构都包含PMU（Performance Monitoring Unit）硬件，用于跟踪、计数系统内部的一些底层硬件事件，如与CPU有关的事件（执行指令数、捕获异常数、时钟周期数等）、与cache有关的事件（data/inst./L1/L2 cache访问次数，miss次数等）以及与TLB有 阅读全文

摘要： Multiqueue Block Layer 随着存储设备（特别是NVME+SSD块设备）的性能提升，之前Linux内核里的块存储层的设计已经无法满足需求，主要是单个的request queue成为瓶颈，在多cpu情况下产生大量的锁竞争，效率低下。另一方面，ssd盘在硬件层面早已可以支持百万级的IO 阅读全文