yooooooo

摘要： 在处理器（SoC）领域，“耦合性前端”和“解耦式前端”指的是处理器取指（Instruction Fetch）流水线的两种微架构设计，核心区别在于分支预测器与指令缓存（I-Cache）之间是否存在一个缓冲队列。 🧩 耦合式前端：环环相扣的同步链 耦合式前端（Coupled Front-End）是传统 阅读全文

摘要： 核心区别 静态流水线结构：流水线各级的功能和级间连接在运行前就确定，运行中基本不变。同一时刻，整条流水线通常只能处于一种功能模式。若要换功能，往往要等流水线排空后再重新配置。 动态流水线结构：流水线各级的功能、级间连接或数据路由可以在运行时动态改变。同一时刻，不同级可以执行不同功能，甚至多条不同功能 阅读全文

摘要： 流水线是如何协同工作的？ 这些术语描绘了指令在CPU中“流动”的过程。一个典型的简化流水线如下 取指 (FE)：从内存中取出下一条指令。 译码 (DE)：理解这条指令要做什么。 发射 (ISS)：准备好操作数，并决定由哪个单元来执行。 执行 (ALU/FP/MAC/SAT)：在对应的算术逻辑单元、浮 阅读全文

摘要： 结合 CPU cache 来看，rd / wr / refill 要放在 CPU 核 → L1 → L2 → L3/LLC → 内存 这条路径里理解： rd：CPU 核发出的读请求，通常来自 load 指令、取指、页表 walker。 wr：CPU 核发出的写请求，通常来自 store 指令。 re 阅读全文

摘要： 从本篇开始将介绍I3C Protocol，其中主要包括两种模式：SDR和HDR，详细见下图 1. Single Data Rate (SDR) Mode SDR模式是I3C总线的默认模式，主要用于从当前主设备到从设备的私人消息传递。 SDR模式还用于进入其他模式，子模式和状态（如本节和第2节所述）； 阅读全文

摘要： 给定的I3C总线始终具有一个主机和一个或多个从机。既定的I3C器件可以设计为仅作为I3C主设备，或仅作为I3C从设备运行，或者具有I3C主设备和I3C从设备功能。 同时具有I3C主设备和I3C从设备功能的I3C设备不能同时用作主设备和从设备，而是必须将其配置为I3C从设备或I3C主设备。 这样的I3 阅读全文

摘要： 在本篇文章之前，我们通过I2C协议研读（一）-（十一）回顾了I2C总线协议，从本篇开始将开展I3C协议的研读。大概分为以下几点： 1、I3C总线技术概述 2、I3C总线协议，包括SDR（Single Data Rate）模式和HDR（High Data Rate）模式 3、I3C电气规范 本章主要为 阅读全文

摘要： PCIe扫盲——物理层逻辑部分基础（三） 原文：https://blog.chinaaet.com/justlxy/p/5100053478 目录篇地址：http://blog.chinaaet.com/justlxy/p/5100053481 这一篇文章来继续聊一聊接收端物理层逻辑子层的实现细节。 阅读全文

摘要： PCIe扫盲——Ack/Nak 机制详解（二） 原文：http://blog.chinaaet.com/justlxy/p/5100053475 目录篇地址为：http://blog.chinaaet.com/justlxy/p/5100053481 这一篇文章来简单地分析几个Ack/Nak机制的例 阅读全文

摘要： 1. PCIe Per-Vector Masking 是什么 Per-Vector Masking，逐向量屏蔽，用于单独屏蔽某一个 MSI 或 MSI-X 中断向量，而不影响设备的其他中断向量。 例如，一个 PCIe 网卡申请了 4 个中断向量： Vector 0：RX Queue 0 Vector 阅读全文