Fork me on GitHub
侧边栏
上一页 1 ··· 8 9 10 11 12 13 14 15 16 ··· 137 下一页
摘要: 1. 综述 本文乃内核 perf 框架解构系列文章第三篇。 《[perf 2] perf 后端:硬件 PMU(上)》一文,我们讨论了 PMU 硬件的基本使用范式,架构相关的概念,以及寄存器层面的基本操作及编程。 本文在上文基础上进行编码实践,目的是展示 Intel x86 架构下硬件 PMU 的编程 阅读全文
posted @ 2025-06-22 10:03 yooooooo 阅读(132) 评论(0) 推荐(0)
摘要: 1. 垫话 本文标题叫“硬件 PMU”操作,而不是“PMU 硬件”操作,是为了有意强调上一篇文章所申明的概念:PMU 只是一种抽象,其可以是纯软件实现的,也可以是硬件实现的。所以本文分析“硬件 PMU”,是有其推广意义的:“硬件 PMU”是 PMU 的一个特殊解,清楚了“硬件 PMU”的抽象及操作, 阅读全文
posted @ 2025-06-22 09:51 yooooooo 阅读(205) 评论(0) 推荐(0)
摘要: Does anybody know what is the meaning of stalled-cycles-frontend and stalled-cycles-backend in perf stat result ? I searched on the internet but did n 阅读全文
posted @ 2025-06-21 23:01 yooooooo 阅读(65) 评论(0) 推荐(0)
摘要: 1. 综述 本系列文章旨在解构内核 perf 框架的实现。perf 是一个庞大的系统,所涉及的逻辑板块非常多,因此想要把 perf 框架讲清楚是不容易的。为了让读者能建立起清晰的脉络,本系列文章会根据一定的内在逻辑,逐步展开对各板块的解构。 perf 框架其本身因为考虑了很多 general 的需求 阅读全文
posted @ 2025-06-21 22:52 yooooooo 阅读(76) 评论(0) 推荐(0)
摘要: 许多体系结构都包含PMU(Performance Monitoring Unit)硬件,用于跟踪、计数系统内部的一些底层硬件事件,如与CPU有关的事件(执行指令数、捕获异常数、时钟周期数等)、与cache有关的事件(data/inst./L1/L2 cache访问次数,miss次数等)以及与TLB有 阅读全文
posted @ 2025-06-21 10:44 yooooooo 阅读(334) 评论(0) 推荐(1)
摘要: Multiqueue Block Layer 随着存储设备(特别是NVME+SSD块设备)的性能提升,之前Linux内核里的块存储层的设计已经无法满足需求,主要是单个的request queue成为瓶颈,在多cpu情况下产生大量的锁竞争,效率低下。另一方面,ssd盘在硬件层面早已可以支持百万级的IO 阅读全文
posted @ 2025-06-19 15:47 yooooooo 阅读(520) 评论(0) 推荐(0)
摘要: 这篇是ARM电源管理系列文章中的一篇。 今天来看SCMI(System Control and Management Interface)。SCMI是用于系统管理的一组独立于操作系统的软件接口,包括以下几个方面: 电源域管理 性能管理 时钟管理 传感器管理 复位管理 电压域管理 这里提一句,电源域管 阅读全文
posted @ 2025-06-18 11:49 yooooooo 阅读(468) 评论(0) 推荐(0)
摘要: kernel/reboot.c void kernel_restart(char *cmd) { kernel_restart_prepare(cmd); migrate_to_reboot_cpu(); syscore_shutdown(); if (!cmd) pr_emerg("Restart 阅读全文
posted @ 2025-06-17 14:15 yooooooo 阅读(93) 评论(0) 推荐(0)
摘要: 一、什么是dex2oat Dex2oat (dalvik excutable file to optimized art file) ,是一个对 dex 文件进行编译优化的程序,在我们的 Android 手机中的位置是 /system/bin/dex2oat,对应的源码路径为 android/art 阅读全文
posted @ 2025-06-16 10:53 yooooooo 阅读(1157) 评论(0) 推荐(0)
摘要: DMA(直接内存访问)与IOMMU(输入输出内存管理单元)的结合主要体现在地址转换与内存访问控制上,两者的关系可以概括为以下几点: 解决设备寻址能力限制 某些设备(如旧版硬件)无法直接访问高于4GB的内存地址(即“高位缓冲区”)。此时IOMMU会通过在[0, 4GB)范围内分配一段物理地址(称为“D 阅读全文
posted @ 2025-06-15 09:33 yooooooo 阅读(231) 评论(0) 推荐(0)
上一页 1 ··· 8 9 10 11 12 13 14 15 16 ··· 137 下一页