会员
周边
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
lanlancky
博客园
首页
新随笔
联系
订阅
管理
上一页
1
2
3
4
5
6
7
···
13
下一页
2023年11月12日
python字符串操作
摘要: python执行 python脚本第一行#!/usr/bin/python 只对 Linux/Unix 用户适用,用来指定本脚本用什么解释器来执行。 有这句时,加上执行权限后,可以直接用 ./ 执行,不然会出错,因为找不到 python 解释器。 #!/usr/bin/python 是告诉操作系统执
阅读全文
posted @ 2023-11-12 16:54 luckylan
阅读(100)
评论(0)
推荐(0)
2023年10月17日
verilog数的舍入溢出和截位
摘要: 四舍五入(round) 前面讲的都是对数据进行扩位,这一节说的是对数据截位时如何进行四舍五入以提高截位后数据的精度。 假设一个9Q6格式的数据为:9’b011.101101,现在只想保留3位小数位,显然必须把最后三位小数位截掉,但是不能直接把数据截成6’b011.101,这样是不精确的,工程上一般也
阅读全文
posted @ 2023-10-17 11:59 luckylan
阅读(1189)
评论(0)
推荐(0)
verilog浮点表示和定点化
摘要: 1.verilog浮点表示 定点运算有两个缺点:①可处理动态范围小;②由截尾舍入产生的百分比误差随着数的绝对值的减小而增加,这个问题可利用浮点数来解决。根据IEE754-1985标准,非负数n可以用两个参数表示,即尾数M和指数E,其表示形式为:$\eta =M×2^{E}$ sign exponen
阅读全文
posted @ 2023-10-17 09:23 luckylan
阅读(2033)
评论(0)
推荐(0)
2023年10月12日
半导体测试DFT
摘要: 如下图所示,一颗芯片最终做到终端产品上,一般需要经过芯片设计、晶圆制造、晶圆测试、封装、成品测试、板级封装等这些环节。 在整个价值链中,芯片公司需要主导的环节主要是芯片设计和测试,其余的环节都可以由相应的partner来主导或者完成。 半导体测试定义与基本工作机制:半导体测试作为半导体设计、生产、封
阅读全文
posted @ 2023-10-12 10:48 luckylan
阅读(3583)
评论(1)
推荐(0)
2023年9月12日
Verilog阻塞和非阻塞赋值引申出的原则分析
摘要: 原则1:时序电路建模时,用非阻塞赋值。 原则2:锁存器电路建模时,用非阻塞赋值。 原则3:用always块写组合逻辑时,采用阻塞赋值。 原则4:在同一个always块中同时建立时序和组合逻辑电路时,用非阻塞赋值。 原则5:在同一个always块中不要同时使用非阻塞赋值和阻塞赋值。 原则6:不要在多个
阅读全文
posted @ 2023-09-12 17:09 luckylan
阅读(728)
评论(0)
推荐(0)
MPEG4 & H.264学习笔记 ------ 视频编码
摘要: 视频编码基本概念 压缩(compress) 动词: 挤压到更小的空间中;即condense 压缩(conpress) 名词: 压缩的行为或是压缩的状态 压缩是把数据用更小的空间来存放的技术.视频压缩(视频编码)是把数字视频流序列用更少的数据位进行存放的方法."Raw"或叫没压缩过的视频需要大量的码(
阅读全文
posted @ 2023-09-12 11:17 luckylan
阅读(309)
评论(0)
推荐(0)
第二章 (1) 视频表示基础
摘要: 1.介绍 视频编码是对数字视频信号进行压缩和解压缩的过程。 下面主要讨论了数字图象和视频信号的结构和特征,以及视频编码的相关概念,比如采样格式等. 数字视频是视觉场从时间和空间上进行采样后的表示方式。一个场景是由通过在时间上对于场景中的点进行采样来得到帧从而产生的(在时间轴上,点在整个视频场景中的一
阅读全文
posted @ 2023-09-12 10:44 luckylan
阅读(499)
评论(0)
推荐(0)
2023年9月5日
modelsim 在波形中查看sva波形
摘要: vsim -l sim.log -assertdebug -voptargs=+acc work.top_name
阅读全文
posted @ 2023-09-05 10:10 luckylan
阅读(85)
评论(0)
推荐(0)
2023年8月31日
断言SVA的语法
摘要: 断言assertion被放在verilog设计中,方便在仿真时查看异常情况。当异常出现时,断言会报警。一般在数字电路设计中都要加入断言,断言占整个设计的比例应不少于30%。以下是断言的语法: SVA的插入位置 在一个.v文件中: module ABC (); rtl 代码 SVA断言 endmodu
阅读全文
posted @ 2023-08-31 17:19 luckylan
阅读(743)
评论(0)
推荐(0)
2023年8月26日
git 暂存和取消暂存
摘要: git add 文件暂存 在使用Git进行版本控制时,我们经常需要使用git add 命令将文件添加到暂存区(stage)以便提交更改。 但有时候我们可能会错误地将文件添加到暂存区,或者改变了对文件的修改意图,这时候我们需要取消暂存并将文件从暂存区移除。下面将详细介绍如何在Git中取消暂存文件的方法
阅读全文
posted @ 2023-08-26 14:34 luckylan
阅读(3262)
评论(0)
推荐(1)
上一页
1
2
3
4
5
6
7
···
13
下一页
公告