07 2019 档案

练习十 通过模块实例调用实现大型系统设计
摘要：源代码 `timescale 1ns / 1ps `define YES 1 `define NO 0 // // Company: // Engineer: // // Create Date: 14:40:24 07/31/2019 // Design Name: // Module Name: 阅读全文
posted @ 2019-07-31 20:07 Jayzou11223 阅读(148) 评论(0) 推荐(0)
第8章 函数
摘要：定义函数，注意书写格式 向函数传递信息 实参和形参 传递实参： 位置实参，注意顺序； 关键字实参，名称和值对应，写在函数里，务必准确指定函数定义的形参名 默认值 混合使用时，注意格式， 让实参变成可选的，添加默认值，并且放在形参列表最后、 切片法[：]创建列表副本 星号创建空元组，传递任意数量的实参 阅读全文
posted @ 2019-07-31 19:58 Jayzou11223 阅读(47) 评论(0) 推荐(0)
练习九 利用状态机实现比较复杂的接口设计
摘要：源代码 `timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 14:22:57 07/30/2019 // Design Name: // Module Name: writing_test // Project Na 阅读全文
posted @ 2019-07-30 19:30 Jayzou11223 阅读(165) 评论(0) 推荐(0)
第7章 用户输入和while循环
摘要：input函数 int函数，将字符串转为数值 while循环，学会使用标志位， break和continue，一个是退出整个循环，一个是退出本次循环，灵活使用 利用pop函数，移动列表元素， remove和while结合，删除重复的特定元素， 利用while，和用户输入，填充字典 注意字典是{},列 阅读全文
posted @ 2019-07-30 19:26 Jayzou11223 阅读(35) 评论(0) 推荐(0)
练习8 利用有限状态机进行时序逻辑设计
摘要：源代码 `timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 18:29:57 07/29/2019 // Design Name: // Module Name: seqdet_test // Project Nam 阅读全文
posted @ 2019-07-29 20:12 Jayzou11223 阅读(124) 评论(0) 推荐(0)
第6章 字典
摘要：alien_0 = {'color': 'green','points': 5 } print(alien_0['color']) print(alien_0['points']) #添加键值对 alien_0['x_position'] = 0 alien_0['y_position'] = 25 阅读全文
posted @ 2019-07-27 21:00 Jayzou11223 阅读(31) 评论(0) 推荐(0)
练习七 在Verilog HDL中使用task任务
摘要：源代码 `timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 11:17:58 07/27/2019 // Design Name: // Module Name: sort4_test // Project Name 阅读全文
posted @ 2019-07-27 20:58 Jayzou11223 阅读(251) 评论(0) 推荐(0)
第5章 if 语句
摘要：源代码 cars = ['audi','bmw','subaru','toyota'] for car in cars: if car =='bmw': print(car.upper()) else: print(car.title()) #检查特定值是否在列表中 in 不在用not in if 阅读全文
posted @ 2019-07-26 20:16 Jayzou11223 阅读(72) 评论(0) 推荐(0)
练习六 函数
摘要：源代码 `timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 16:17:53 07/26/2019 // Design Name: // Module Name: tryfunct_test // Project N 阅读全文
posted @ 2019-07-26 17:20 Jayzou11223 阅读(49) 评论(0) 推荐(0)
练习五 always块实现较复杂的组合逻辑电路
摘要：模块源代码 `timescale 1ns / 1ps `define plus 3'd0 `define minus 3'd1 `define band 3'd2 `define bor 3'd3 `define unegate 3'd4 // // Company: // Engineer: // 阅读全文
posted @ 2019-07-26 17:17 Jayzou11223 阅读(196) 评论(0) 推荐(0)
练习四 阻塞语句和非阻塞语句
摘要：blocking模块代码 `timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 15:28:29 07/25/2019 // Design Name: // Module Name: blocking // Proje 阅读全文
posted @ 2019-07-25 17:06 Jayzou11223 阅读(67) 评论(0) 推荐(0)
练习三 条件语句实现计数分频
摘要：模块源代码 `timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 14:50:03 07/25/2019 // Design Name: // Module Name: fdivision_test // Projec 阅读全文
posted @ 2019-07-25 17:00 Jayzou11223 阅读(69) 评论(0) 推荐(0)
第4章 操作列表
摘要：遍历列表，注意缩进，列表解析 我使用的是geany编译器，在编译器中要时刻注意缩进问题，尤其是在有循环语句的时候，要理顺逻辑，什么应该放在循环里，什么不需要放进去，考虑好之后，注意缩进就OK了。列表解析很多入门类的书籍没有讲到，使用起来形式稍微复杂一些，但是只需要一句话就能表示几行语句，还是需要理解 阅读全文
posted @ 2019-07-25 09:27 Jayzou11223 阅读(46) 评论(0) 推荐(0)
练习二 二分频
摘要：ISE14.7，联合Modelsim SE仿真 模块源代码 `timescale 1ns / 1ps module half_clk_test( reset, clk_in, clk_out ); input clk_in,reset; output clk_out; reg clk_out; al 阅读全文
posted @ 2019-07-24 15:57 Jayzou11223 阅读(80) 评论(0) 推荐(0)
练习一 数据比较器
摘要：ISE14.7，联合Modelsim SE仿真 模块源代码 `timescale 1ns / 1ps module compare_test( equal, a, b ); input a,b; output equal; assign equal = (a==b)? 1:0; //当a等于b时eq 阅读全文
posted @ 2019-07-24 15:32 Jayzou11223 阅读(122) 评论(0) 推荐(0)