yf.x - 博客园

2011年3月10日

【原创】The solutional manual of the Verilog HDL: A Guide to Digital Design and Synthesis (2nd)--ch03

摘要： Chapter 3. Basic Concepts3.5 Exercises1. Practice writing the following numbers: a) Decimal number 123 as a sized 8-bit number in binary. Use _ for readability. b) A 16-bit hexadecimal unknown number with all x’s. c) A 4-bit negative 2 in decimal. Write the 2’s complement form for this number. d) An 阅读全文

posted @ 2011-03-10 18:05 yf.x 阅读(8708) 评论(0) 推荐(0)

【原创】The solutional manual of the Verilog HDL: A Guide to Digital Design and Synthesis (2nd)--ch02

摘要： Chapter 2. Hierarchical Modeling Concepts2.8 Exercises1. An interconnect switch (IS) contains the following components, a shared memory (MEM), a system controller (SC) and a data crossbar (Xbar). a) Define the modules MEM, SC, and Xbar, using the module/endmodule keywords. You do not need to define 阅读全文

posted @ 2011-03-10 13:12 yf.x 阅读(3819) 评论(0) 推荐(1)

2011年3月9日

【翻译】ModelSim指南 VI （ModelSim）（Verilog）（Digital Logic）

摘要： 8自动仿真简介前面的课程主要讲使用ModelSim的交互模式：通过图形界面或主窗口的命令行一条条的执行单一的命令。当需要完成重复的任务时，可用DO文件提高效率。 DO文件是一次执行多条命令的脚本。这个脚本可以像带有相关参数的一系列ModelSim命令一样简单，或者是带有变量，执行条件等等的Tcl程序。可在GUI里或系统命令提示符后执行Do文件。注意：本课假设你已经添加<install_dir>/modeltech/<platform>到你的环境变量的PATH。否则，要指定工具（如，vlib，vmap, vlog，vcom，和vsim）的绝对路径。扩展阅读用户手册：阅读全文

posted @ 2011-03-09 16:20 yf.x 阅读(2499) 评论(0) 推荐(0)

2011年3月8日

【翻译】ModelSim指南 V （ModelSim）（Verilog）（Digital Logic）

摘要： 7查看和初始化内存简介本课将学习如何查看和初始化内存。把以下作为内存定义并列出： l 寄存器、线变量和标准逻辑数列 l 整数数列 l VHDL里除了标准逻辑之外的列举类型的信号元数列本课所用的设计文件安装时自带的范例。扩展阅读用户手册：Memory and Memory Data Windows。命令参考：mem display，mem load, mem save, and radix。编译并加载设计1. 创建一个新目录并拷贝所用的文件。从如下路径拷贝所有的文件。 <install_dir>/examples/tutorials/verilog/memory to th 阅读全文

posted @ 2011-03-08 17:54 yf.x 阅读(2275) 评论(0) 推荐(0)

2011年3月7日

【翻译】ＭｏｄｅｌＳｉｍ指南　ＩＶ　（ＭｏｄｅｌＳｉｍ）（Ｖｅｒｉｌｏｇ）（Ｄｉｇｉｔａｌ　Ｌｏｇｉｃ）

摘要： 6分析波形简介Wave窗口可查看仿真结果。它分为几个区域（图6-1）。各个区的大小、位置可重置。扩展阅读用户手册：Wave Window和Recording Simulation Results With Datasets 加载设计本课用的范例，类似前面基本仿真的设计。 1. 如果刚完成前面的课程，ModelSim就已经打开了，否则，启动Modelsim。 2. 加载设计。 a) 选择File > Change Directory并打开在基本仿真那课里创建的目录。 work应该已经存在了。 b) 单击work库前的‘+’并双击test_counter。 ModelSim加载设计并打开S 阅读全文

posted @ 2011-03-07 16:50 yf.x 阅读(2247) 评论(0) 推荐(2)

【翻译】ModelSim指南 III （ModelSIM）（Verilog）（Digital Logic）

摘要： 5多库协作简介本课将练习使用多个库。通过使用第三方的库，使设计包含多个库。本课先创建一个包含counter设计单元的资源库。然后，创建一个项目并编译测试台，链接包含counter的库，最后运行仿真。本课用到的设计文件范例是一个8位二进制递增计数器和相关的测试台。路径如下： Verilog – <install_dir>/examples/tutorials/verilog/libraries/counter.v and tcounter.v 扩展阅读用户手册章节—Design Libraries。创建资源库在创建资源库前，确认安装目录里的modelsim.ini文件的属性是“ 阅读全文

posted @ 2011-03-07 12:49 yf.x 阅读(1011) 评论(0) 推荐(2)

2011年3月3日

【翻译】ModelSim指南II（ModelSim）（Verilog）（digital Logical）

摘要： 4项目简介本课将练习创建一个项目。项目最少包括一个工作库和存储在.mpf文件里德状态集合。一个项目可能由以下几部分组成： l HDL源文件或源文件索引 l 其他文件如说明或其他项目文档 l 本地库 l 全局库索引本课用到的设计文件本课范例是一个简单的8位二进制递增计数器和相应的测试台。其在如下位置： Verilog – <install_dir>/examples/tutorials/verilog/projects/counter.v and tcounter.v 扩展阅读用户手册章节：Projects。创建一个新项目1. 创建一个新目录并复制本课所用的设计文件。 2. 如阅读全文

posted @ 2011-03-03 16:56 yf.x 阅读(1127) 评论(0) 推荐(1)

2011年2月22日

【笔记】超前进位加法器的进位递推公式的推导（Digital Logic）

摘要： Introduction讲数字逻辑的书经常会讲加法器，其中就有超前进位全加器。但它到底是怎么超前进位的，其推导过程很多书都略了。故总结如下。Design首先，不管电路结构如何，我们还是回到真值表，先看看最简单的半加器的真值表。（ps：啥叫半加器，简单说就是没有低位进位信号的加法电路）。图１　半加器其中Ａｎ、Ｂｎ是２个１ｂｉｔ的输入，Ｓｎ＇是和，Ｃｎ＇是进位输出。接下来再看看全加器的真值表。图２　全加器由全加器的真值表很容易就推出其和Ｓｎ和进位输出Ｃｎ的逻辑表达式，如图２所示整理，用Ｐｎ代替Ｓｎ＇，Ｇｎ代替Ｃｎ＇。就得到进位递推公式：Ｃｎ＝ＰｎＣｎ－１＋Ｇｎ其中，Ｐｎ叫做进位传递函数，Ｇｎ叫阅读全文

posted @ 2011-02-22 16:39 yf.x 阅读(5138) 评论(0) 推荐(0)

2010年12月25日

【笔记】模电—lesson 37 负反馈放大电路增益的一般表达式（hust）

摘要：可以总结出：输出和反馈取自不同电极，为电流反馈；取自同一电极为电压反馈。 1.信号单向化只考虑主要因素。 2. 环路增益－ＡＦ阅读全文

posted @ 2010-12-25 16:05 yf.x 阅读(894) 评论(0) 推荐(0)

【笔记】模电－－ｌｅｓｓｏｎ　３６　反馈的基本概念ＩＩ与负反馈的四种组态　（ｈｕｓｔ）

摘要：１．串联反馈与并联反馈由反馈网络在放大电路输入端的连接方式判定。并联：ｘｆ和ｘｉ接于同一输入端；串联：ｘｆ和ｘｉ接于不同输入端。２．电压反馈与电流反馈由输出端的取样对象决定。判断方法：负载短接，ｘｆ－０为电压反馈，反之为电流反馈。电压负反馈稳定输出电压，电流负反馈稳定输出电流。３．负反馈的四种组态阅读全文

posted @ 2010-12-25 15:53 yf.x 阅读(623) 评论(0) 推荐(0)

【笔记】模电—lesson 35 反馈的基本概念与分类 I （hust）

摘要： Xid--净输入信号反馈通路开环闭环电源线和地线都不能作为反馈通路。正反馈、负反馈瞬时极性法。阅读全文

posted @ 2010-12-25 15:44 yf.x 阅读(377) 评论(0) 推荐(0)

2010年12月17日

【笔记】模电—lesson 15 多级放大电路 III

摘要：三、长尾式差分放大电路分析 1. Q点晶体管输入回路方程：通常，Ｒｂ较小，且ＩＢＱ很小，故可见，选择合适的ＶＥＥ和Ｒｅ就可得合适的Ｑ。注：这里与以前的方法不同，以前是确定ＩＢＱ，这里是确定ＩＥＱ。注入一定电流，好处是使Ｑ基本不变，比较稳定。Ｒｂ大多是信号源的内阻。启发：如果能从ｅ极注入电流，Ｑ点稳定。２．　抑制共模信号３．放大差模信号动态分析：电路的Ｒｏ增大，变复杂，Ａｖ减小... 阅读全文

posted @ 2010-12-17 08:57 yf.x 阅读(586) 评论(0) 推荐(0)

2010年12月16日

【笔记】模电—Lesson 14 多级放大电路 II

摘要： 3.2 多级放大电路的动态分析一、动态参数分析1.电压放大倍数２．输入电阻３．输出电阻对电压放大电路的要求：Ri大， Ro小，Au的数值大，最大不失真输出电压大。二、分析举例注意：求Ａｖ要考虑后级的输入电阻是前级的负载。讨论一：失真分析。首先确定在哪一级出现了失真，再判断是什么失真。比较Uom1和Uim2，则可判断在输入信号逐渐增大时哪一级首先出现失真。在前级均未出现失真的情况下，多级放大电路的最大不失真电压等于输出级的最大不失真电压。３．３　差分放大电路一、零点漂移的现象及其产生的原因1. 什么是零点漂移现象：ΔuI＝0，ΔuO≠0的现象。产生原因：温度变化，直流电源波动，阅读全文

posted @ 2010-12-16 09:59 yf.x 阅读(926) 评论(0) 推荐(0)

2010年12月15日

【笔记】模电—lesson 13 多级放大电路 I

摘要： 3.1 多级放大电路的耦合方式一、直接耦合直接耦合的优点：能够放大变化缓慢的信号，利于集成。问题：第一级和第二级的Ｑ点相互联系，存在零点漂移现象。当输入信号为零时，前级由温度变化所引起的电流、电位的变化会逐级放大。如何设置合适的Ｑ点？假设温度无变化，由于直接相连，第一级的管压降Ｖｃｅ１＝Ｖｂｅ２，使得Ｑ１接近饱和区，所以Ｑ１不合适，实际上，在多级放大电路里，Ｑ１应尽量设置的比较低，工作电流小一些（靠近截止区）．因为Ｒｉ１影响整个电路的Ｒｉ，Ｒｉ１里有ｒｂｅ，ｒｂｅ与ＩＥＱ相关，为使Ｒｉ更大一些，即信号的电压在放大器的输入端更多一些。希望Ｑ低一些，即ＩＥＱ小一些，所以，不论从失真还是动态参数的阅读全文

posted @ 2010-12-15 18:18 yf.x 阅读(793) 评论(0) 推荐(0)

2010年12月13日

【笔记】模电—lesson3 集成运放（hust）

摘要：主要从模型、外特性讨论，以及基本放大电路，分析，线性应用。2.1 集成电路运算放大器1. 集成电路运算放大器的内部组成单元　　　　　　　　　图2.1.1 集成运算放大器的内部结构框图 2. 运算放大器的电路模型 2.2 理想运算放大器 2.3 基本线性运放电路2.3.1 同相放大电路1. 基本电路 2. 负反馈的基本概念开环闭环反馈：将放大电路输出量，通过某种方式送回到输入回路的过程。 3. 虚假短路输出通过负反馈的作用，使vn自动地跟踪vp，即vp≈vn，或vid＝vp－vn≈0。这种现象称为虚假短路，简称虚短。由于运放的输入电阻ri很大，所以，运放两输入端之间的 ip＝-i 阅读全文

posted @ 2010-12-13 11:06 yf.x 阅读(978) 评论(0) 推荐(1)

2010年12月11日

【笔记】模电—lesson2 绪论（hust）

摘要：一放大电路模型1.放大电路的符号及模拟信号放大２.放大电路模型二　放大电路的主要性能指标物理意义：Ｒｏ表示电路带负载的能力；Ｒｉ表示电路对信号源的影响。相位失真阅读全文

posted @ 2010-12-11 11:31 yf.x 阅读(399) 评论(0) 推荐(2)

2010年12月6日

【笔记】模电--ｌｅｓｓｏｎ１０晶体管放大电路的三种接法

摘要：一、基本共集放大电路放大电路的组成原则不变。二、基本共基放大电路问题阅读全文

posted @ 2010-12-06 10:08 yf.x 阅读(619) 评论(1) 推荐(1)

2010年12月5日

【笔记】模电—lesson9 静态工作点的稳定

摘要：一、温度对静态工作点的影响二、静态工作点稳定的典型电路２个条件。利：稳定性好；弊：放大倍数小。解决方法，把Ｒｅ分为两部分，一部分有旁路电容。三、稳定静态工作点的方法左边的电路是负反馈，右边是利用二极管反向电流对温度的敏感性的特点。阅读全文

posted @ 2010-12-05 18:38 yf.x 阅读(674) 评论(0) 推荐(0)

2010年11月24日

【笔记】模电--lesson 8 放大电路分析方法III

摘要： 1.简化的h参数等效电路--交流等效模型基区体电阻：基区的特点，薄，载流子浓度低。所以体电阻大。发射结电阻：可用PN结的电流方程求得。发射区体电阻：数值小，可忽略。 2.放大电路的动态分析输出电阻Ro，等效变换。相当于c、e间开路。 3.阻容耦合放大电路的动态分析讨论一 1.在什么参数、如何变化时Q1->Q2->Q3->Q4? 2.从输出电压上看，哪个Q点下最易产... 阅读全文

posted @ 2010-11-24 16:56 yf.x 阅读(1482) 评论(1) 推荐(1)

【笔记】模电--lesson07 放大电路分析方法II

摘要： 1.失真分析与最大不失真输出电压消除截止失真需将Q点上移，办法是增大VBB。消除饱和失真需将Q点下移，办法：增大Rb（或减小VBB）以减小IBQ，减小Rc是负载线变陡，增大Vcc是负载线右移。思考：以上解决失真的方法，有没有带来弊端？最大不失真决定Uom 2.直流负载线和交流负载线交流负载线应过Q点，且斜率决定于(Rc//RL)，在空载的情况下，交、直流负载线是一条。 3.等效电... 阅读全文

posted @ 2010-11-24 10:42 yf.x 阅读(676) 评论(0) 推荐(1)