2021年12月24日
Verilog code for D flip-flop – All modeling styles
摘要： 我这个第一个对，第二个不对: module flipflop(output q, q_, input set, enable, reset); wire er, es; and g1(er, enable, reset), g2(es, enable, set); nor g3(q, er, q_) 阅读全文
posted @ 2021-12-24 18:20 华容道专家 阅读(166) 评论(0) 推荐(0)