摘要：
http://hi.baidu.com/hieda/blog/item/c1dc23ee505a25f8b2fb95e3.htmlCalibre物理验证系列〓 Calibre DRC 作为工作在展平模式下的设计规则检查（DRC）工具，Calibre DRC先展平输入数据库，然后对展平的几何结果进行操作。〓 Calibre DRC-H 作为Calibre DRC的选项，Calibre DRC-H确保层次化的DRC成为可能，层次化设计规则检查维持数据库的层次化结构，并且充分利用设计数据的层次化关系减少数据处理时间、内存使用和DRC检查结果数量。对于确定类型的芯片而言，DRC-H要比在展平模式下的C 阅读全文
posted @ 2011-05-22 11:15
Hello Verilog
阅读(3209)
评论(0)
推荐(0)
摘要：
http://hi.baidu.com/hieda/blog/item/627e9fdd2526e0ec76c638e3.htmlSynopsys工具简介〓 LEDA LEDA?是可编程的语法和设计规范检查工具，它能够对全芯片的VHDL和Verilog描述、或者两者混合描述进行检查，加速SoC的设计流程。 LEDA预先将IEEE可综合规范、可仿真规范、可测性规范和设计服用规范集成，提高设计者分析代码的能力〓 VCSTM VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。 VCS具有目前行业中最高的模拟性能，其出色的内存管理能力足以支持千万门级 阅读全文
posted @ 2011-05-22 11:14
Hello Verilog
阅读(1917)
评论(0)
推荐(0)
摘要：
http://hi.baidu.com/hieda/blog/item/e86f38a7fb0bb896d14358e3.html一些IC前端设计工具 （1）代码输入： 语言输入： Summit VisualHDL Summit Renior Mentor 图形输入： composer Candence Viewlogic Viewdraw （2）电路仿真：数字电路仿真 Verilog： VCS Synopsys Verilog—XL Candence modle-sim Mentor Vhdl： VSS Synopsys NC—vhdl Candence modle-sim Mentor 模 阅读全文
posted @ 2011-05-22 11:13
Hello Verilog
阅读(603)
评论(0)
推荐(0)
摘要：
http://hi.baidu.com/hieda/blog/item/2fdeab4388b6a11072f05d28.html(一)TTL高电平3.6~5V，低电平0V~2.4V CMOS电平Vcc可达到12V CMOS电路输出高电平约为0.9Vcc，而输出低电平约为0.1Vcc。 CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。EDA中国门户网站 e q C9f Q TTL电路不使用的输入端悬空为高电平，另外，CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路那样严格。 用TTL电平他们就可以兼容(二)TTL电平是5V，CMOS电平一般是12V。 因为T 阅读全文
posted @ 2011-05-22 11:12
Hello Verilog
阅读(635)
评论(0)
推荐(0)
摘要：
http://hi.baidu.com/hieda/blog/item/94c6d3777907c218b051b901.htmlXilinx网站资源导读 -from rickysu俗话说“授之鱼不如授之以渔”，看到这边有人要资料有人送资料的，其实论坛不更应该是一个交流的空间么？那就让找资料更有效率一点，让大家花更多时间来交流吧。 言归正传，写这篇文章主要想介绍Xilinx各种资料的找法、分类方法和什么问题该看哪些资料。限于经验，难免有错漏，希望大家指出错误并继续补充。一、软件Xilinx的软件主要是ISE, EDK, ChipScope Pro, System Generator, Plan 阅读全文
posted @ 2011-05-22 11:11
Hello Verilog
阅读(285)
评论(0)
推荐(0)
摘要：
http://hi.baidu.com/hieda/blog/item/5e59b2fc08de6bfefc037f04.html 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。1. 全局时钟2. 门控时钟3. 多级逻辑时钟4. 行波时钟5. 多时钟系统1．全局时钟对于一个设计 阅读全文
posted @ 2011-05-22 11:10
Hello Verilog
阅读(1029)
评论(0)
推荐(1)
摘要：
http://hi.baidu.com/hieda/blog/item/17544029a34a52fd98250a6b.html什么是竞争冒险？请看： 组合逻辑电路中竞争冒险的分析1 引言 现场可编程门阵列(FPGA)在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块，来实现一定的逻辑功能。 FPGA可以替代其他PLD或者各种中小规模数字逻辑芯片在数字系统中广泛应用，也是实现具有不同逻辑功能ASIC的有效办法。FPGA是进行原型设计最理想的载体，原型机的最初框架和实现通过PFGA来验证，可以降低成本、缩短开发周期。利用FPGA的可重配置功能，可以在使用过程中，在不改变所设计的 阅读全文
posted @ 2011-05-22 11:09
Hello Verilog
阅读(1902)
评论(0)
推荐(0)
摘要：
http://hi.baidu.com/hieda/blog/item/2dcb1f3845b9582097ddd8da.htmlSPI协议简介（下面内容摘自互联网）一 SPI协议概括二 SPI协议举例三 SPI协议心得一 SPI协议概括SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了 阅读全文
posted @ 2011-05-22 11:08
Hello Verilog
阅读(536)
评论(0)
推荐(0)
摘要：
http://hi.baidu.com/hieda/blog/item/51b628666bbcc227ab184c9e.html通用串行总线(Universal Serial Bus, USB）通用串行总线是连接外部设备的一个串口总线标准，在计算机上使用广泛，但也可以用在机顶盒和游戏机上，补充标准（On-The-Go)使其能够用于在便携设备之间直接交换数据。USB由Intel、Microsoft、Compaq、IBM、NEC等几家大厂商发起。1 起因 2 简介 2.1 标准 3 历史 3.1 USB 3.2 USB On-The-Go Supplement 4 技术细节概述 4.1 技术指标 阅读全文
posted @ 2011-05-22 11:07
Hello Verilog
阅读(637)
评论(0)
推荐(0)
摘要：
http://hi.baidu.com/hieda/blog/item/1a543b3404cefb4d241f1470.html1. USB pinout(USB 接口)2. Mini-USB pinout（Mini-USB 接口）================================================================================1. USB pinoutUSB (Universal Serial Bus) designed to connect peripherals such as mice, keyboards, scanne 阅读全文
posted @ 2011-05-22 11:06
Hello Verilog
阅读(784)
评论(0)
推荐(0)
浙公网安备 33010602011771号