皮皮祥的博客

摘要： 这个问题应该分为两个：FPGA高速接口协议， FPGA PCIE 功能运用。 如果FPGA 来做PCIE 的话，X，A 厂的PCIE phy，link，trans layer 都是硬核 + logic实现，并且IP接口，驱动, 厂商均已经提供好，如果要运用PCIE 的话，直接使用对应的IP+Driv 阅读全文

摘要： 从硬件上来说，一般PHY芯片为模数混合电路，负责接收电、光这类模拟信号，经过解调和A/D转换后通过MII接口将信号交给MAC芯片进行处理。一般MAC芯片为纯数字电路。 物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。物理层的芯片称之 阅读全文

摘要： 场可编程门阵列(FPGA)与模数转换器(ADC)输出的接口是一项常见的工程设计挑战。本文简要介绍各种接口协议和标准，并提供有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。 接口方式和标准现场可编程门阵列(FPGA)与模数转换器(ADC)数字数据输出的接口是一项常见的工程设计挑战。此外，A 阅读全文

摘要： FPGA-UART接口实现 前言 UART协议 UART协议实现（verilog） 仿真 前言 UART接口协议是一种比较简单、非常常用的一种接口协议，使用它的场景很常见，是我们学习FPGA一定要会的接口协议； UART协议 通用异步收发器（Universal Asynchronous Receiv 阅读全文

摘要： 执行时候出错， [DRC REQP-1712] Input clock driver: Unsupported PLLE2_ADV connectivity. The signal u_clk_wiz_0/inst/clk_in1 on the u_clk_wiz_0/inst/plle2_adv_ 阅读全文

摘要： 开发平台基于Vivado2017.3，器件使用的是Kintex7。 先贴个时序图： 如何动态配置clocking输出时钟相位，首先在ip核设置界面，勾选Dynamic Phase Shift，在左侧接口总览里面可以看到多出来4个信号，psclk：用于相移控制信号的驱动时钟，psen：控制相位偏移的使 阅读全文

摘要： 一、SPI简介 SPI，即Serial Peripheral Interface的英文缩写。从字面意思看就是串行外部设备接口，是一种全双工、高速、同步的通信总线。 SPI最早是摩托罗拉公司开发的全双工同步串行总线，用于微控制器（MCU）连接外部设备之间的同步串行通信,主要应用于Flash、数模转换器 阅读全文

摘要： 压摆率也称转换速率。压摆率的意思就是运算放大器输出电压的转换速率，单位有通常有V/s，V/ms和V/μs三种，它反映 的是一个运算放大器在速度方面的指标。一般来说，压摆率高的运放，其工作电流也越大，亦即耗电也大的意思。但压摆率却是高速运放的重要指标 一、SR压摆率 压摆率的意思就是运算放大器输出电压 阅读全文

摘要： VIVADO使用教程【关键问题！！！！重要！！！】VIVADO会在MESSAGE窗口出提示很多错误和警告信息！ 但建议大家不要看此信息，原因如下：1. 这些信息有可能是过时的，可能是之前报错了，因此修正了，这些信息没有更新。2. 有些信息是错误的，但不影响整个工程的运行，例如某个IP核出错，但实际工 阅读全文

摘要： FPGA设计中，跨时钟域问题的处理 今天和大侠简单聊一聊FPGA设计中跨时钟域问题的处理，话不多说，上货。 跨时钟域处理是FPGA设计中经常遇到的问题，而如何处理好跨时钟域间的数据，可以说是每个FPGA初学者的必修课。如果是还在校的本科生，跨时钟域处理也是面试中经常常被问到的一个问题。 本次主要介绍 阅读全文