AlwaysComb

摘要： 工具和器件 Vivado 2020.2 正点原子ZYNQ MP-P4 (2GE) 配置和BD 现象 导出xsa后直接用lwip echo编译后测试网口连通性，日志打印PHY自协商都没问题，但就是ping不通板子（确定PC和Device都在同一网段，且物理连接没问题） 阅读全文

摘要： 前言 我所使用的是zynq mpsoc 2eg，petalinux定制系统，采用BusyBox启动 生成Ascii LOGO网址 https://www.kammerl.de/ascii/AsciiSignature.php 进入网站生成自己想要的logo 在Your Text / Signatur 阅读全文

摘要： 问题描述 现象1：在物理层进行建链过程，完成OOB信号的握手以及Dial Tone过程，当Host给DEV发Sync， Dev仍一直给Host回Align，如下图示： 而正确的握手过程如下图： 现象2：在物理层进行建链过程，只会完成OOB信号的握手，当Host给Dev进行Dial Tone，Dev不 阅读全文

摘要： 为什么要用Tcl实现IP管理 采用Vivado Manage IP创建IP工程后，可能会遇到以下情况： （1）软件版本升级，例如Vivado由2013.4升级至2014.2； （2）芯片型号改变，例如芯片型号由XC7K325TFFG676-2变为XC7K160TFFG676-2； （3）A项目中的一 阅读全文

摘要： 1.添加空白仿真文件，选择SystemVerilog类型（必须是sv） 2.根据ip设置的参考时钟频率，创建仿真时钟；设置时钟尺度timescale为 1ps/1ps，这样更方便使用整数产生时钟（我的参考时钟是100M） 3.打开IP example，在工程目录下找到import文件夹，复制impo 阅读全文

摘要： 源码 通过网盘分享的文件：lvgl-8.2.0.zip 链接: https://pan.baidu.com/s/15cx4F-EbBK-4Ox-2mtYbeQ?pwd=5jn8 提取码: 5jn8 LVGL裁剪 需要裁剪的目录包括主目录和example目录 解压后的目录 此版本中，LVGL核心代码仅 阅读全文

摘要： 效果展示 框图展示 代码设计 点击查看代码 function varargout = WaveDisplay(varargin) % WAVEDISPLAY MATLAB code for WaveDisplay.fig % WAVEDISPLAY, by itself, creates a new 阅读全文

摘要： 最近在进行DDR4仿真时，移植Xilinx example工程里的DDR4仿真模型遇到了一个问题，特此记录一下。 1. 配置好DDR4 IP参数生成example 工程 根据自己使用的DDR4型号和硬件原理图进行配置。这里我所使用的是镁光MT40A256M16GE-083E（容量256，数据位宽16 阅读全文

摘要： 问题描述 虽然全部加载了官方的仿真文件，但直接launch simulation时候还是报错了 解决方法 最后发现是头文件编译问题，自己添加设计文件，仿真编译顺序是由工具随机的，与官方仿真example不一致。将编译调整与官方一致就没问题了 设置编译顺序 这里可以设置工具的综合、布线以及仿真的文件编 阅读全文

摘要： 简述 因为项目只用到了IO cycle，故只对IO Write/Read进行设计 时序 Typical Timing for LFRAME Extended Timing for LFRAME Abort Mechanism 正常情况下，START只存在1个clock，EXTEND情况是2个cloc 阅读全文