IEEE 802.15.4不同版本
摘要：
IEEE 802.15.4不同版本 阅读全文
posted @ 2022-03-18 18:13 阿长长 阅读(51) 评论(0) 推荐(0)
IC设计——Verilog HDL学习笔记
摘要：
转载： IC设计——Verilog HDL学习笔记 阅读全文
posted @ 2022-03-02 11:32 阿长长 阅读(44) 评论(0) 推荐(0)
Verilog中always组合逻辑赋初值
摘要：
1. verilog语言中，如何给变量赋初值，并能保证赋初值的语句与后面的always是顺序执行的 2. verilog中assign和always@(*)两者描述组合逻辑时的差别 3. Verilog always和assign知识点 4. always实现组合逻辑.常用吗？ 5. if语句优先级 阅读全文
posted @ 2022-03-02 10:33 阿长长 阅读(1520) 评论(0) 推荐(0)
Verilog中parameter所占资源
摘要：
请问verilog中定义的parameter占用什么资源？ 阅读全文
posted @ 2022-02-21 15:00 阿长长 阅读(206) 评论(0) 推荐(0)
Verilog中task的可综合性问题
摘要：
1. Verilog中TASK是不是只有组合逻辑时才可以综合1 2. Verilog中TASK是不是只有组合逻辑时才可以综合2 3. task和function语法的使用讨论(Verilog，CPLD/FPGA) 4. Verilog中的task用法 5. Task And Function 阅读全文
posted @ 2022-02-15 15:36 阿长长 阅读(964) 评论(0) 推荐(0)
NCverilog仿真问题
摘要：
1. NCverilog综合后防问题 2. 后端综合仿真-调用Lib单元 3. NC-verilog仿真错误 4. Modelsim使用常见问题及解决办法 阅读全文
posted @ 2022-02-14 10:58 阿长长 阅读(246) 评论(0) 推荐(0)
Verilog中除号的可综合性
摘要：
1. Verilog直接用除号“/”的讨论 2. 在Verilog里可以直接用'/'来做除法吗？如果不能要怎样做除法？ 3. Verilog怎么实现可综合的除法？ 阅读全文
posted @ 2022-02-10 10:41 阿长长 阅读(1322) 评论(0) 推荐(0)
MATLAB自动定点化工具
摘要：
MATLAB 芯思路 | 芯片设计利器：自动定点化工具 阅读全文
posted @ 2022-02-09 18:59 阿长长 阅读(214) 评论(0) 推荐(0)
Verilog中的条件编译命令
摘要：
verilog条件编译命令`ifdef、`else、`endif的应用 阅读全文
posted @ 2022-02-08 19:03 阿长长 阅读(114) 评论(0) 推荐(0)
浙公网安备 33010602011771号