Verilog中的条件编译命令

verilog条件编译命令`ifdef、`else、`endif的应用

posted on 2022-02-08 19:03  阿长长  阅读(114)  评论(0)    收藏  举报

导航