1. Verilog直接用除号“/”的讨论
2. 在Verilog里可以直接用'/'来做除法吗？如果不能要怎样做除法？
3. Verilog怎么实现可综合的除法？
posted on 2022-02-10 10:41 阿长长 阅读(1322) 评论(0) 收藏 举报
浙公网安备 33010602011771号