SOC - 真 OO无双

posted @ 2012-02-04 17:55 真 OO无双阅读(183) | 评论 (0) 编辑

有時儘管依照正常程序移除了VirtualBox，但是在裝置管理員還是會看到遺留下來無法移除的驅動程式，本文討論如何手動移除這些無法移除的驅動程式。

posted @ 2012-01-29 18:45 真 OO无双阅读(353) | 评论 (3) 编辑

在Verilog中，always block可以用來代表Flip-Flop, Combination Logic與Latch，本文比較在不寫else下，always block所代表的電路。

posted @ 2012-01-18 07:23 真 OO无双阅读(595) | 评论 (1) 编辑

在實務上為了節省FPGA的pin腳，我們常會將Flash與SSRAM的address與data共用，在Qsys中必須使用Tri-state Conduit Bridge, Tri-state Conduit Pin Sharer與Generic Tristate Controller與Flash與SSRAM連在一起，和SOPC Builder只使用Tri-state Bridge不同。

posted @ 2012-01-04 23:12 真 OO无双阅读(391) | 评论 (1) 编辑

Qsys其中之一的賣點就是允許你建立hierarchical的subsystem。在SOC設計中，通常我們會將慢速的周邊使用較慢的clock而自成一個系統，在Qsys中允許我們將這些較慢的周邊包成一個peripheral subsystem，而不是像SOPC Builder一樣只能有一個system。當我們使用subsystem的架構時，該如何讓subsystem內IP使用interrupt的方式與Nios II溝通呢?

posted @ 2012-01-03 20:51 真 OO无双阅读(334) | 评论 (3) 编辑

SOPC最可貴之處就是它的彈性，所以儘管已經建立了Nios II SBT project，你還可以去更改FPGA的RTL或者Qsys的架構與IP，此時Nios II SBT project該做哪些步驟才能反映出更改過的硬體架構呢?是該Generate BSP？還是該BSP Editor?或者該Build Project?其執行順序又是如何呢？

posted @ 2011-12-21 21:48 真 OO无双阅读(743) | 评论 (0) 编辑

若我們從網路上下載範例程式，或者從書上的光碟將範例程式複製到硬碟時，只要是Quartus II版本正確，都可以正常地開啟Quartus II project並且編譯之，但Nios II project卻常常雖然能開啟，卻無法正常編譯，本文討論其root cause並提出解決方式。

posted @ 2011-12-20 23:38 真 OO无双阅读(352) | 评论 (0) 编辑

若要對含有Nios II的SOPC系統進行simulation，在Qsys的Generation Tab有新的設定，本文討論其設定的意義。

posted @ 2011-12-08 22:04 真 OO无双阅读(699) | 评论 (3) 编辑

SPI為IC之間溝通中常見的介面，Qsys已經提供SPI Core，Nios II可以直接使用，本文詳細探討SPI core的使用方式以及實務上該如何開發使用SPI介面的韌體。

posted @ 2011-10-26 23:55 真 OO无双阅读(648) | 评论 (1) 编辑

這是我第一次參加Altera一年一度的Technology Roadshow。

posted @ 2011-10-19 01:09 真 OO无双阅读(431) | 评论 (0) 编辑

一般人安裝Linux時，也會同時安裝SELinux，這將導致Quartus II Linux板無法正常啟動，該如何解決呢?

posted @ 2011-10-19 00:49 真 OO无双阅读(808) | 评论 (1) 编辑

Quartus II改版很快，我需要一直更新Quartus II版本嗎?SP的版本我也需要更新嗎?我該如何得知新版的Quartus II改了哪些東西?

posted @ 2011-10-18 00:44 真 OO无双阅读(737) | 评论 (0) 编辑

Altera即將在2012年停止使用SOPC Builder，取而代之是Qsys，除了在Quartus II 11.0正是提供Qsys之外，Altera亦開始只提供Qsys的範例程式，所以學會Qsys已經成為不可擋的趨勢，除非你不想跟隨Altera的技術繼續進步。

posted @ 2011-10-10 15:53 真 OO无双阅读(1105) | 评论 (0) 编辑

本文介紹如何安裝Linux版的Quartus II，其中包含如何在Linux安裝USB Blaster以及相關議題。

posted @ 2011-10-03 00:22 真 OO无双阅读(613) | 评论 (0) 编辑

本文紀錄如何在RedHat Linux安裝VirtualBox Guest Additions。

posted @ 2011-10-02 17:31 真 OO无双阅读(1048) | 评论 (0) 编辑

設定暫存器值是寫firmware時最常見的控制，本文歸納出C語言在寫firmware時常見的編程技巧，並與Verilog相互對照。

posted @ 2011-08-20 21:12 真 OO无双阅读(1579) | 评论 (0) 编辑

VM並不是什麼新的觀念，透過VM我們可以在一個OS去執行其他OS，若我們將Quartus II也裝在VM中，將可解決一些長久以來Quartus II使用上所遇到的問題。

posted @ 2011-06-25 22:07 真 OO无双阅读(2174) | 评论 (2) 编辑

除了看波型圖外，在寫Testbench時還可搭配Verilog本身所帶的一些函數做驗證，如$display()、$strobe()、$monitor()與$fwrite()等，這些函數在遇到blocking與nonblocking時，該如何使用才正確呢?他與Debussy / Verdi的nWave又有什麼關係呢?

posted @ 2011-06-25 10:28 真 OO无双阅读(1391) | 评论 (0) 编辑

本文紀錄RVDS (RealView Development Suite 4.0)簡易安裝步驟。

posted @ 2011-06-15 07:59 真 OO无双阅读(1165) | 评论 (1) 编辑

為了驗證RTL的結果是否與原本用C或者Matlab所描述的演算法等效，我們常會將Verilog與C或者Matlab的結果dump到文字檔，然後用UltraEdit比較，為什麼明明用UltraEdit看起來一樣，但使用UltraCompare比較卻不同呢?

posted @ 2011-06-14 08:27 真 OO无双阅读(912) | 评论 (9) 编辑

本文紀錄如何在Debussy / Verdi顯示state名稱幫助debug。

posted @ 2011-06-08 07:42 真 OO无双阅读(2815) | 评论 (16) 编辑

我從原本的SW開發，後來從事FW開發，最近幾年則改成HW的開發，在與HW工程師共事的這幾年，讓我學到4件在SW與FW學不到的4件事。

posted @ 2011-06-05 20:39 真 OO无双阅读(3443) | 评论 (4) 编辑

FSM在數位電路中非常重要，藉由FSM，可以讓數位電路也能循序地執行起演算法。本文將詳細討論各種FSM coding style的優缺點，並歸納出推薦的coding style。

posted @ 2011-06-03 08:28 真 OO无双阅读(936) | 评论 (3) 编辑

在trace code時，我們通常會將input port與output port拉出來waveform觀察，了解該module的in out關係，若有必要再深入到內部的register, wire與state，所以若能將input / output port用不同的顏色顯示，有別於register, wire與state，將有助於trace code的進行。

posted @ 2011-02-16 23:53 真 OO无双阅读(2231) | 评论 (0) 编辑

寫Firmware或HDL與寫AP其中一個差異就是，寫Firmware或HDL常常需要對bit去做控制，因為每一個bit都代表不同register的設定值，但是寫AP通常不會這樣去設計，所以如何對bit去處理，在寫Firmware與HDL非常基本也非常重要。

posted @ 2011-02-16 23:13 真 OO无双阅读(976) | 评论 (0) 编辑

很多EDA Tool都會使用LM_LICENSE_FILE這個環境變數指定license檔路徑，所以常常會灌了A工具後，B工具後就無法執行，該怎麼解決呢?

posted @ 2011-02-12 23:22 真 OO无双阅读(1567) | 评论 (3) 编辑

有時我們與其他人一起合作，又想保護自己的RTL code，但又希望別人可以作synthesis、simulation與implementation，此時我們希望只給對方synthesis後的netfile file，而不要給對方RTL code，我們該怎麼做呢?

posted @ 2011-02-05 17:18 真 OO无双阅读(3535) | 评论 (8) 编辑

本文介紹如何使用Debussy與ModelSim做Co-Simulation，並使用Verilog、VHDL以及Verilog搭配VHDL交叉一起simulation。

posted @ 2011-01-29 22:01 真 OO无双阅读(2705) | 评论 (3) 编辑

本文使用D-FF製作一個簡單的濾波器，方便在FPGA使用，可以避掉因PCB板設計不良而產生的glitch。

posted @ 2010-09-05 10:07 真 OO无双阅读(5209) | 评论 (6) 编辑

本文整理出幾種常見的多工器Mux可合成的coding style，並深入探討其合成的結果。

posted @ 2010-09-03 00:46 真 OO无双阅读(5868) | 评论 (15) 编辑

朋友看我花了快台幣三萬元買了買了DE2-70 + 500萬像素CMOS數位相機 + 4.3"LCD觸控式面板，問我買FPGA開發版能幹麻?還不如去買iPhone 4(雖然我也是有買iPhone 4)，其實DE2-70比iPhone 4更好玩。

posted @ 2010-08-14 14:23 真 OO无双阅读(11305) | 评论 (25) 编辑

在上一篇blog，我們學會了將wav檔放在SD卡上，實做出一個SD卡wav player，第一次體會出軟硬體設計的威力。由於FAT16格式的讀取，必須牽涉到軟體的動作，所以必須引入Nios II與Avalon Bus，不能再靠純硬體的方式設計。這次我們將圖片放在SD卡上，在DE2-70實做出一個簡易的數位相框。

posted @ 2010-08-13 16:45 真 OO无双阅读(6335) | 评论 (7) 编辑

在上一篇blog，我們學會如何開發一個硬體Controller，並加上軟體API，讓Nios II軟體能順利地控制硬體，並且讓七段顯示器從0屬到100。或許由同學會問：『要讓七段顯示器從0數到100，我用純硬體的方式開發，全部的Verilog程式碼不超過50行，為什麼要大費周章的使用軟硬體設計的方式呢?還要多學了SOPC Builder、Avalon Bus、Nios II，增加學習曲線，執行速度也比純硬體慢，FPGA所使用的資源(LE)也比純硬體多很多!!』本Lab是軟硬體設計的精典範例，你將會感受出軟硬體設計的威力。

posted @ 2010-08-12 15:13 真 OO无双阅读(6634) | 评论 (4) 编辑

在上一篇blog，我們已經學會如何將Altera內建的controller加上SOPC Builder，並且用軟體來控制硬體，儘管如此，你會發現在DE2-70上，仍然有很多硬體還沒被驅動，如VGA、LTM、CMOS、Ethernet、Audio CODEC、七段顯示器...等，此外，雖然現在軟體能控制硬體了，卻必須依賴Altera所提供的controller，只要Altera沒提供controller，我們就沒辦法去控制該硬體。在本文中，我們將自己實做出一個Altera沒提供的controller：七段顯示器controller，使七段顯示器能被Nios II軟體所控制，其中包含硬體controller與軟體HAL的開發。

posted @ 2010-08-10 09:46 真 OO无双阅读(7986) | 评论 (12) 编辑

本文使用Quartus II、SOPC Builder、Nios II EDS從0開始打造一個能在DE2-70上跑μC/OS-II的Nios II系統，初學者可借此範例熟悉Quartus II、SOPC Builder、Nios II EDS的使用，並且了解基於FPGA的嵌入式系統開發流程。

posted @ 2010-08-04 16:39 真 OO无双阅读(4485) | 评论 (3) 编辑

在分析timing時，在timing report中常會出現setup time slack與hold time slack，本文深入探討slack的意義。

posted @ 2010-08-04 15:17 真 OO无双阅读(1172) | 评论 (0) 编辑

fmax是討論timing最基本的觀念，本文記下Altera對於fmax的計算公式

posted @ 2010-07-30 22:14 真 OO无双阅读(4330) | 评论 (1) 编辑

Verilog雖然是個語法簡單的語言，但是blocking與nonblocking卻是大家學習Verilog時永遠的痛，即時是很資深的IC Designer，也未必完全搞清楚兩者的差異，本文試著以simulator與synthesizer的角度去探討之。

posted @ 2009-10-31 10:48 真 OO无双阅读(6154) | 评论 (3) 编辑

若要將原本用軟體實現的演算法用硬體電路實現，馬上會遇到2個很基本的問題：一個是如何處理負數?另一個是如何處理overflow?雖然很基本，但一旦有問題卻很難debug。

posted @ 2009-10-25 15:15 真 OO无双阅读(4271) | 评论 (5) 编辑

有一位老兄做了一件不可能的任務：在DE1成功執行DOS 6.22與Windows 3.0，並且開放原始碼供大家研究。

posted @ 2009-10-24 20:26 真 OO无双阅读(4655) | 评论 (3) 编辑

很多介面都採用serial傳輸，如I2C、LVDS、mini-LVDS…等，在寫入時必須將parallel資料轉成serial，讀出時又得將serial轉成parallel，所以是個常用的電路，其原理就是使用shift register來達成，本文將一一討論parallel轉serial，serial轉parallel，也順便討論parallel轉parallel與serial轉serial。

posted @ 2009-08-19 23:46 真 OO无双阅读(2439) | 评论 (0) 编辑

之前討論的都是在Windows版的NC-Verilog執行Verilog PLI，若要在Linux版的NC-Verilog執行PLI，有些地方不太一樣‧

posted @ 2009-07-16 01:19 真 OO无双阅读(1385) | 评论 (2) 编辑

為了彌補Verilog system task的不足，有時我們會自己用C語言配合Veriog PLI開發自己的system task，一般我們會將dll放在執行NC-Verilog的batch file目錄，但這種方式只能by project，其他project就用不到這個dll，要如何才能讓所有project都能使用這個dll呢?

posted @ 2009-07-16 00:29 真 OO无双阅读(1402) | 评论 (0) 编辑

$skew是Verilog所提供的專門用來做timing check的system task，可以檢查兩個信號間最大的延遲，若兩個信號間的skew大於我們所指定的需求，將產生violation warning。

posted @ 2009-07-15 23:31 真 OO无双阅读(1585) | 评论 (0) 编辑

$width是Verilog所提供的專門用來做timing check的system task，可以檢查一個edge transition到另外一個相反的edge transition的時間長度是否符合規格需求，若pulse width小於我們所指定的需求，將產生violation warning。

posted @ 2009-07-12 17:10 真 OO无双阅读(2646) | 评论 (2) 编辑

Verilog除了synthesizable RTL外，也提供non synthesizable的寫法，用來寫testbench。

posted @ 2009-06-15 20:45 真 OO无双阅读(5446) | 评论 (12) 编辑

在實務上為了與其他信號同步，常會故意delay幾個clk，本文整理出幾種常見的coding style。

posted @ 2009-05-16 08:51 真 OO无双阅读(2769) | 评论 (4) 编辑

當我們在μC/OS-II使用Multi Thread時，會將程式包在task內，但要如何將參數傳到task內呢?

posted @ 2009-05-09 23:35 真 OO无双阅读(1299) | 评论 (0) 编辑

嚴格來說，並不是使用Verilog實現split()，而是借由Verilog PLI，在Verilog能夠"使用"split()，將string轉成array。

posted @ 2009-05-06 23:55 真 OO无双阅读(1690) | 评论 (2) 编辑

Verilog有string型別，也有integer型別，但卻沒有提供string轉integer的函數，因此自己用Verilog PLI打造一個$atoi()給Verilog使用。

posted @ 2009-05-06 17:36 真 OO无双阅读(934) | 评论 (0) 编辑

寫Verilog PLI，最常遇到的就是t_vpi_value這個struct，每次都要特別翻書，因此特別記下來。

posted @ 2009-04-24 23:25 真 OO无双阅读(2158) | 评论 (3) 编辑

由 Altera 台灣區唯一授權教育中心 - 友晶科技與大同大學共同主辦的 Altera FPGA 及 SOPC 技術研討會即將於 5/8 盛大舉辦。介紹業界與學界盼望已久，最夯的 Altera DE2 相關技術，課程皆由友晶科技研發高階 FPGA 團隊資深研發經理親自講授。當天除了介紹 Altera 最新研發之高階 FPGA 平台應用外，還會讓學員親自上機實作，教授內容包括在 Altera DE2 上實作 USB 驅動程式，Altera DE2 上的 SD Card 控制原理，另外還首度公開如何在 FPGA 上設計出高階數位電視及音效合成 IC 之核心IP。課程之精采充實，與會人士素質之高，絕對讓您滿載而歸，受益匪淺！

posted @ 2009-04-15 23:28 真 OO无双阅读(3867) | 评论 (37) 编辑

大家期待以久的2009年課程總算公佈啦，除了數位影像方面的課程外，還多了數位音效部分，並且贈送Cyclone III Starter Kit這塊版子，我也會去上課，目前談到的價格是三人團報可以打95折，五人團報可以打9折，若有興趣的朋友歡迎跟我聯絡一起團報。

posted @ 2009-03-30 23:13 真 OO无双阅读(2223) | 评论 (7) 编辑

以前學Win32、MFC時，總是搞不清楚pointer、reference與handle的差異，Verilog PLI也有handle概念，在Verilog PLI Handbook 2nd P.60用了很簡單的一句話解釋了handle。

posted @ 2009-03-25 21:38 真 OO无双阅读(3537) | 评论 (5) 编辑

本文介紹使用C開發Verilog System task/function，以彌補Verilog功能的不足。

posted @ 2009-03-19 21:00 真 OO无双阅读(4780) | 评论 (0) 编辑

Debussy是超強的debug工具，本文簡單介紹NC-Verilog如何與Debussy連結。

posted @ 2009-03-17 23:20 真 OO无双阅读(2162) | 评论 (0) 编辑

本文記錄Novas的Debussy簡易安裝步驟。

posted @ 2009-03-17 22:54 真 OO无双阅读(2696) | 评论 (4) 编辑

本文記錄Cadence的NC-Verilog簡易安裝步驟。

posted @ 2009-02-17 11:54 真 OO无双阅读(5406) | 评论 (12) 编辑

在FPGA開發中，常會用到Altera所提供的Megafunction與LPM加速開發，這要如何使用ModelSim作仿真呢?

posted @ 2009-02-14 14:03 真 OO无双阅读(2139) | 评论 (3) 编辑

若在Matlab安裝過DSP Builder，日後將DSP Builder移除後，只要一起動Matlab就有錯誤訊息，該如何解決呢?

posted @ 2009-02-14 10:49 真 OO无双阅读(5639) | 评论 (7) 编辑

一直有人反應無法在DE2-70使用SSRAM，主要是top module接法的錯誤，本文提出解決方法。

posted @ 2009-02-13 23:18 真 OO无双阅读(1874) | 评论 (2) 编辑

在打開ModelSim-Altera時，可以看到預設已經將Quartus II的Mega Function的library都已經加入了，我們可否自行加入永久性的library mapping呢?

posted @ 2009-02-10 19:28 真 OO无双阅读(6244) | 评论 (24) 编辑

只要使用了VGA、TRDB-LCM或者TRDB-LTM，就會使用SDRAM當作frame buffer，由於SDRAM頻寬有限，若沒妥善分配頻寬，最後影像就會不正確。

posted @ 2009-02-07 23:20 真 OO无双阅读(1749) | 评论 (0) 编辑

ModelSim依照以下規則搜尋Verilog實例。

posted @ 2009-02-06 15:12 真 OO无双阅读(12766) | 评论 (23) 编辑

本文介紹如何破解Synplify Pro 9.6.2。

posted @ 2009-01-31 09:35 真 OO无双阅读(5403) | 评论 (6) 编辑

這是我帶台大電機所『軟硬體共同設計』助教時，兩個電子所學生所做的期末專題，相當精彩，充分發揮了DE2-70的觸控螢幕，SD卡，音效，硬體加速等功能。

posted @ 2009-01-30 21:04 真 OO无双阅读(8128) | 评论 (3) 编辑

本文介紹使用ModelSim做前仿真，並搭配Quartus II與ModelSim作後仿真。

posted @ 2009-01-07 01:47 真 OO无双阅读(2184) | 评论 (1) 编辑

Nios II常會出現『Error parsing project STF file』錯誤訊息，該如何解決呢?

posted @ 2008-12-26 01:37 真 OO无双阅读(2645) | 评论 (13) 编辑

DE2-70 CD中的範例，CPU與SDRAM、SRAM都是跑在100MHz，是否能對DE2-70超頻，讓實驗數據更漂亮呢?

posted @ 2008-12-25 01:13 真 OO无双阅读(3576) | 评论 (5) 编辑

本文使用Verilog 2005的新特性實現memory轉vector。

posted @ 2008-12-24 02:03 真 OO无双阅读(3319) | 评论 (3) 编辑

一些比賽中的照片，重點是：『有正妹』!!

posted @ 2008-12-23 10:01 真 OO无双阅读(2804) | 评论 (1) 编辑

無論是自己開發的project，或者是DE2-70 CD上的範例，只要Quartus II編譯後，幾乎大家都會遇到這個warning，到底是什麼意思呢?該如何解決這個warning呢?

posted @ 2008-12-21 10:34 真 OO无双阅读(4138) | 评论 (2) 编辑

很多人問到如何在TRDB-LTM控制某xy座標輸出的顏色，本文提出解決方法。

posted @ 2008-12-21 02:03 真 OO无双阅读(4118) | 评论 (14) 编辑

Altera University Program IP Core曾經是很多人的最愛，不過在Quartus II 7.x之後出現了相容性的問題，導致很多人一直停留在Quartus II 6.1不願意更新，就是為了Altera University Program IP Core，曾經聽說Altera不會再維護更新了，但最近Altera又公布了Altera University Program IP Core最新版本，重點是：『for Quartus II 8.0 / 8.1』!!

posted @ 2008-12-21 01:18 真 OO无双阅读(3765) | 评论 (18) 编辑

在DE2-70，隨便一個Nios II系統在Quartus II編譯後，幾乎都會遇到1個critical warning：『Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.』，該如何解決呢?

posted @ 2008-12-19 01:05 真 OO无双阅读(5928) | 评论 (5) 编辑

Quartus II是一個功能強大，但也非常複雜的軟體，初學者常常迷失在Quartus II眾多功能中，Altera提供了在線技術培訓視頻供初學者學習，重點是：『全中文』!!

posted @ 2008-12-09 20:23 真 OO无双阅读(1581) | 评论 (2) 编辑

在Quartus II 8.1中，Quartus II Handbook Version 8.1 Vol.4對Avalon Signal Type的nameing convention建議做了些變化。

posted @ 2008-12-06 18:01 真 OO无双阅读(1748) | 评论 (6) 编辑

在Verilog 1995規定，對於沒宣告的信號會自動視為wire，這樣常常造成debug的困難，Verilog 2001另外定義了`default_nettype none，將不再自動產生wire，且目前Quartus II 8.1已經支援。

posted @ 2008-12-06 13:53 真 OO无双阅读(4766) | 评论 (12) 编辑

使用Altera所提供的ip時，如UART、DMA...等，只要在SOPC Builder加進要用的ip，Nios II的C語言include正確的header file後，就可以正常使用，為什麼自己寫的ip，還必須將HAL的*.c複製到project的目錄下才能編譯呢?

posted @ 2008-12-04 13:12 真 OO无双阅读(3069) | 评论 (12) 编辑

在2008年7月19號時，我將Verilog語法著色加到博客園上，但畢竟另外一個硬件語言VHDL也是很多人在用，現在我將VHDL也加上語法著色了。希望更多對於SOC、FPGA、ASIC設計有興趣的朋友能多多利用博客園這項服務，開啟博客園IC設計討論的風氣。

posted @ 2008-11-29 18:33 真 OO无双阅读(4824) | 评论 (10) 编辑

雖然在blog談了不少Nios II的技術，但一直還沒有推薦過任何一本Nios II書籍，對於初學者來說，若能確確實實熟悉本書的內容，就可以快速的將Nios II功力提升到中級的水準。

posted @ 2008-11-29 11:21 真 OO无双阅读(2325) | 评论 (0) 编辑

UltraEdit預設沒有支援VHDL語言，該如何讓UltraEdit顯示出VHDL的語法關鍵字呢?

posted @ 2008-11-29 10:42 真 OO无双阅读(9249) | 评论 (13) 编辑

本文介紹破解Quartus II 8.1詳細步驟。

posted @ 2008-11-25 11:39 真 OO无双阅读(5705) | 评论 (13) 编辑

在DE2因為只有一顆16 bit的SDRAM，儘管Nios II CPU是32 bit，存取SDRAM時必須透過Dyanamic Bus Sizing機制，花2個clk才能將32 bit資料讀取/寫入SDRAM；但DE2-70有2顆16 bit SDRAM，是否能將這2顆16 bit SDRAM看成1顆32 bit SDRAM使用呢?

posted @ 2008-11-20 22:41 真 OO无双阅读(1421) | 评论 (6) 编辑

開發mater ip時，我們可以自行定義data bus的寬度，也可以透過byteenable定義哪些byte有效，但這兩個方式意義是否相同呢?

posted @ 2008-11-18 18:22 真 OO无双阅读(1405) | 评论 (0) 编辑

Ubuntu能在ARM跑了，什麼時候也能在Nios II的DE2/DE2-70跑Ubuntu呢?大家努力吧....

posted @ 2008-11-18 16:12 真 OO无双阅读(1094) | 评论 (0) 编辑

Quartus II的版本更新的很快，一晃眼Quartus II 8.1已經發表，若你用的還是Quartus II 6.x，該到哪裡下載6.x的手冊呢?

posted @ 2008-11-16 15:36 真 OO无双阅读(8027) | 评论 (21) 编辑

本文使用Verilog在VGA產生Color Pattern Generator。

posted @ 2008-11-12 00:25 真 OO无双阅读(2365) | 评论 (2) 编辑

DE2/DE2-70上有很多記憶體，有onchip memory、SSRAM、SDRAM、Flash，各有各的優缺點，如何將變數或array放在特定的記憶體上呢?

posted @ 2008-11-11 21:13 真 OO无双阅读(3294) | 评论 (5) 编辑

很多人在使用nios2-configure-sof將*.sof燒入DE2或DE2-70時，會遇到以上錯誤訊息，本文提出解決方法。

posted @ 2008-11-06 20:10 真 OO无双阅读(1037) | 评论 (3) 编辑

若用Quartus II 7.2去開啟Quartus II 8.0的project，可能會出現以上的錯誤訊息，該怎麼解決呢?

posted @ 2008-11-06 19:57 真 OO无双阅读(1283) | 评论 (0) 编辑

Quartus II 8.0所提供的USB Blater Driver無法在Vista x64安裝，本文提出解決方法。

posted @ 2008-11-05 11:42 真 OO无双阅读(6937) | 评论 (12) 编辑

這是另外一個由老外所製作的Quartus II 8.0破解檔，與大家常用的破解方式不同，各有各的優缺點。

posted @ 2008-11-01 08:35 真 OO无双阅读(5653) | 评论 (11) 编辑

這也是一本我非常喜歡的Verilog薄書，在此跟大家分享。

posted @ 2008-11-01 08:06 真 OO无双阅读(1430) | 评论 (1) 编辑

若自己寫ip，對ip中的code做了一些修改，到底只要Quartus II重新編譯就好，還是該用SOPC Builder重新Generate一次後，再用Quartus II編譯呢?

posted @ 2008-10-27 03:54 真 OO无双阅读(3679) | 评论 (2) 编辑

歡迎各種關於DE2 / DE2-70開發版的問題討論，包含C/C++、Verilog、FPGA、Quartus II、Nios II、ModelSim、SOPC、Avalon Bus、μC/OS-II、μClinux等領域。

posted @ 2008-10-24 17:40 真 OO无双阅读(5902) | 评论 (37) 编辑

在數位視訊系統中，SDRAM扮演CMOS與LCD之間frame buffer的腳色，但若SDRAM另用他用，只好將RGB以16 bit方式存入SDRAM，將節省下來的空間做其他用途。

posted @ 2008-10-24 01:57 真 OO无双阅读(12675) | 评论 (91) 编辑

本文提供一個CMOS Controller，讓Nios II可以藉由CMOS Controller控制CMOS，並能讀出CMOS放在SDRAM中的影像。

posted @ 2008-10-21 16:56 真 OO无双阅读(2862) | 评论 (2) 编辑

Nios II EDS提供了『Count Binary』這個project template，不過在DE2與DE2-70都無法執行，本文提出解決方法。

posted @ 2008-10-21 10:35 真 OO无双阅读(2962) | 评论 (3) 编辑

本文討論如何在Nios II控制8位數的七段顯示器。

posted @ 2008-10-21 01:42 真 OO无双阅读(1588) | 评论 (4) 编辑

無法在SignalTap II觀察reg與wire，主要都是因為被Quartus II優化的關係，在Quartus II簡單的設定，就能增加SignalTap II能觀察的數量。

posted @ 2008-10-21 01:24 真 OO无双阅读(2503) | 评论 (9) 编辑

若在DE2-70自己建立一個新的project，而不是使用DE2-70 CD的範例去改，就會遇到這個錯誤訊息。

posted @ 2008-10-20 13:04 真 OO无双阅读(1248) | 评论 (0) 编辑

一般我們在使用SignalTap II時，會在Quartus II做2次編譯，其實只需做1次編譯即可。

posted @ 2008-10-19 13:59 真 OO无双阅读(7617) | 评论 (37) 编辑

在DE2版子上，除了8MB的SDRAM最大外，排名第2的就是4MB的Flash，本文討論如何在Nios II對Flash進行讀寫。

posted @ 2008-10-19 11:20 真 OO无双阅读(1896) | 评论 (1) 编辑

以DE2_NIOS_Lite 1.1為基礎，做小幅的變動，主要是配合Quartus II 8.0的環境下使用。

posted @ 2008-10-17 19:24 真 OO无双阅读(5457) | 评论 (3) 编辑

撰寫Verilog時，雖然每個module都會先用ModelSim或Quartus II自帶的simulator仿真過，但真的將每個module合併時，一些不可預期的『run-time』問題可能才一一浮現，這時得靠SignalTap II來幫忙debug。

posted @ 2008-10-16 23:15 真 OO无双阅读(5795) | 评论 (43) 编辑

本文將DE2-70平台的DE2_70_TV的範例加上Sobel Edge Detector。

posted @ 2008-10-14 20:02 真 OO无双阅读(6947) | 评论 (60) 编辑

『Leaving target processor paused』是Nios II初學者常遇到的錯誤訊息，我今天又遇到了，我將我debug的過程跟大家分享。

posted @ 2008-10-11 22:22 真 OO无双阅读(6476) | 评论 (39) 编辑

演算法常常會遇到浮點數運算，如何計算浮點數是Verilog初學者常問的問題。

posted @ 2008-10-11 13:51 真 OO无双阅读(4832) | 评论 (2) 编辑

z = a*b + c*d;一個很簡單的運算，該如何使用數位電路實現呢?

posted @ 2008-10-08 17:24 真 OO无双阅读(1879) | 评论 (2) 编辑

當升級到Quartus II 8.0後，很多人都發現Nios II EDS的project template變少了，尤其兩個最好用的Host File System與Zip File System竟然在Nios II EDS 8.0不見了!!本文提出解決方法。

posted @ 2008-10-04 08:52 真 OO无双阅读(2987) | 评论 (6) 编辑

y = a + b;一個很簡單的運算，該如何使用數位電路實現呢?

posted @ 2008-10-02 19:08 真 OO无双阅读(2632) | 评论 (22) 编辑

本文介紹如何在Nios II EDS console輸入數字控制DE2的LED顯示。

posted @ 2008-09-29 21:01 真 OO无双阅读(2531) | 评论 (4) 编辑

本文使用Verilog在DE2-70對Binary Image做Erosion處理。並將使用Sobel Edge Detector產生的edge做Erosion處理做比較。

posted @ 2008-09-29 17:21 真 OO无双阅读(4861) | 评论 (13) 编辑

本文使用Verilog在DE2-70對Binary Image做Dilation處理。並使用Sobel Edge Detector產生的edge做Dilation處理做比較。

posted @ 2008-09-29 14:22 真 OO无双阅读(1357) | 评论 (4) 编辑

當我們想將Quartus II整個project透過email或msn傳給別人時，會希望整個project能盡量的壓的最小，該如何最佳化我們的壓縮檔呢?

posted @ 2008-09-29 11:08 真 OO无双阅读(1181) | 评论 (5) 编辑

Quartus II預設會將所有檔案都放在project的根目錄下，導致根目錄檔案過多，管理不便，若能將編譯的結果統一放到其他目錄下，將有助於日後管理。

posted @ 2008-09-20 19:12 真 OO无双阅读(4306) | 评论 (5) 编辑

本文使用Verilog在DE2-70實現real time的binary image，這是很多電腦視覺演算法的基礎。

posted @ 2008-09-20 16:35 真 OO无双阅读(1715) | 评论 (15) 编辑

初學者學習SOPC Builder時，會發現儘管我在SOPC Builder移除了某些ip，但project內仍殘留該ip的code，隨著時間日積月累，垃圾code越來越多，想刪除又怕誤刪了不該刪的code，該怎麼解決這個問題呢?

posted @ 2008-09-20 13:38 真 OO无双阅读(1092) | 评论 (0) 编辑

Quartus II 8.0除了編譯速度變快以外，還有一個很明顯的改變：『執行Programmer會另開一個新視窗』，這樣的改變是好是壞見仁見智，該如何讓Programmer如Quartus II 6.x、7.x那樣開啟在Quartus II內呢?

posted @ 2008-09-17 21:44 真 OO无双阅读(1560) | 评论 (2) 编辑

傳聞Quartus II 8.0的編譯速度又更快了，特別將同一個project在相同的硬體配備下，用Quartus II 7.2與Quartus II 8.0分別編譯。

posted @ 2008-09-17 20:12 真 OO无双阅读(10368) | 评论 (20) 编辑

本文介紹破解Quartus II 8.0 SP1詳細步驟。

posted @ 2008-09-17 16:25 真 OO无双阅读(7805) | 评论 (8) 编辑

本文介紹破解Quartus II 8.0詳細步驟。

posted @ 2008-09-01 11:48 真 OO无双阅读(1297) | 评论 (0) 编辑

Quartus II的改版速度很快，文件更新速度也很快，一轉眼在Altera網站已經找不到Quartus II 7.x舊版的文件了，本文提供舊版的Avalon文件跟大家分享。

posted @ 2008-08-30 16:26 真 OO无双阅读(5226) | 评论 (13) 编辑

拿到DE2-70時，我第一件事情就是找CD內的Nios II reference design，看看哪些ip有變動，但最後發現：DE2-70沒有Nios II的reference design!!

posted @ 2008-08-30 13:57 真 OO无双阅读(5327) | 评论 (23) 编辑

之前討論過使用Verilog實現Sobel Edge Detector的原理與方式，用的是DE2-70平台，這次討論如何在DE2平台實現。

posted @ 2008-08-29 12:15 真 OO无双阅读(4914) | 评论 (4) 编辑

之前我已經討論這個主題，不過現在看起來，當時的一些設計仍有改進的空間，所以打算重新加以優化。

posted @ 2008-08-29 11:35 真 OO无双阅读(2231) | 评论 (1) 编辑

由於CPU速度太快，很多結果人眼根本看不見，因此想停頓n秒鐘再繼續，該如何透過C在Nios II實現呢?

posted @ 2008-08-25 12:30 真 OO无双阅读(12646) | 评论 (44) 编辑

本文使用Verilog在DE2-70實現Sobel Edge Detector，並深入探討Line Buffer在Video Processing上的應用。

posted @ 2008-08-24 09:41 真 OO无双阅读(3630) | 评论 (3) 编辑

本文討論如何在DE2-70平台實現。

posted @ 2008-08-23 21:44 真 OO无双阅读(4853) | 评论 (13) 编辑

灰階影像是很多電腦視覺演算法的基礎，必須會先會產生灰階影像後，才能繼續動其他演算法。

posted @ 2008-08-23 10:35 真 OO无双阅读(3330) | 评论 (5) 编辑

有網友發現DE2_Nios_Lite 1.0在μC/OS-II無法執行，1.1版修正對μC/OS-II的支援。

posted @ 2008-08-22 09:31 真 OO无双阅读(5634) | 评论 (36) 编辑

在DE2-70的範例中，一直找不到DE2-70 + 500萬像素CMOS + VGA的範例，只好自己弄一個。

posted @ 2008-08-19 10:58 真 OO无双阅读(2822) | 评论 (10) 编辑

TRDB-D5M是一個500萬像素的CMOS，可以搭配DE2或DE2-70做電腦視覺上的應用，不過很多人應該發現原廠的DE2_CAMERA_D5M範例，在VGA上delay嚴重，不像130萬像素的DE2_CCD範例那樣流暢。

posted @ 2008-08-18 20:34 真 OO无双阅读(9891) | 评论 (67) 编辑

目前為止，我們若要執行Nios II的C程式，都必須透過Nios II EDS的Run As Hardware執行，但一個嵌入式產品，總不能要求客戶也安裝Nios II EDS吧，所以希望能一Power On就能執行Nios II程式。

posted @ 2008-08-15 10:15 真 OO无双阅读(4424) | 评论 (3) 编辑

當使用JTAG將Quartus II編譯的sof燒進DE2後，只要一斷電就沒了，所以想燒到epcs內，這樣通電後馬上就可執行，但卻遇到以上的錯誤訊息。

posted @ 2008-08-11 17:45 真 OO无双阅读(4891) | 评论 (8) 编辑

邊緣檢測電路(edge detection circuit)是個常見的基本電路。

posted @ 2008-08-11 16:08 真 OO无双阅读(2087) | 评论 (0) 编辑

暫存器，聽起來好像很高深的東西，其實只要多個D-FF，就可以組成暫存器了。

posted @ 2008-08-11 14:17 真 OO无双阅读(4944) | 评论 (5) 编辑

要在DE2 / DE2-70完整的控制D-Sub輸出到各種螢幕解析度，主要就是靠這個表。

posted @ 2008-08-11 10:34 真 OO无双阅读(4114) | 评论 (8) 编辑

之前曾經推薦過一本Verilog的薄書，這次再推薦一本適合FPGA與Quartus II的Verilog入門書籍。

posted @ 2008-08-09 21:13 真 OO无双阅读(3346) | 评论 (3) 编辑

原來Altera FPGA的型號命名是有意義的....

posted @ 2008-08-09 17:31 真 OO无双阅读(4999) | 评论 (1) 编辑

記憶元件的基礎：D Latch與D Flip-Flop。

posted @ 2008-08-08 08:54 真 OO无双阅读(2801) | 评论 (5) 编辑

DE2 CD所提供的Reference Design無疑是最佳的Nios II範本，他將DE2所有的周邊都驅動了，不過對於初學者來說，一些高級的周邊(如TV Decoder、Audio CODEC等...)暫時用不到，還增加了複雜度，DE2_NIOS_Lite僅留下最常用的周邊與IP，方便初學者學習與debug。

posted @ 2008-08-05 17:05 真 OO无双阅读(1806) | 评论 (2) 编辑

Altera除了原本的5大本巨著外，最近又多了一本Embedded Design Handbook供大家下載參考。

posted @ 2008-08-05 16:08 真 OO无双阅读(4139) | 评论 (10) 编辑

很多人在使用DE2的flash時，會出現No CFI table found at address的錯誤訊息，本文提出解決方法。

posted @ 2008-08-05 04:14 真 OO无双阅读(5688) | 评论 (184) 编辑

我八月初要去友晶科技上課，有機會接觸到友晶工程師，若有任何DE2疑難雜症，我可以幫各位代為發問。

posted @ 2008-08-02 16:14 真 OO无双阅读(5521) | 评论 (18) 编辑

在剛學習Nios II時，每次在Run As Nios II Hardware下方，看到Run As Nios II ModelSim就覺得很好奇，Nios II明明是嵌入式系統，怎麼能用ModelSim仿真呢?

posted @ 2008-08-01 13:22 真 OO无双阅读(1571) | 评论 (0) 编辑

ModelSim-Altera與SignalTap II是debug Nios II系統的兩件神兵利器。以下是幾本Altera所提供的tutorial整理。

posted @ 2008-08-01 10:09 真 OO无双阅读(2258) | 评论 (7) 编辑

Altera提供的相關資料其實不少，不過就是不能如Microsoft MSDN Library那樣做有系統的整理，但Nios II部分，我發現Altera將相關資料做了一次完整的打包，Handbook、UserGuide、Tutorial...通通在裡面了。

posted @ 2008-07-31 22:19 真 OO无双阅读(3119) | 评论 (0) 编辑

之前曾完全使用Verilog的RTL撰寫一個電子鐘，這次功能一樣，但使用Altera所提供的Mega function：lpm_counter()與lpm_ff()來實現。

posted @ 2008-07-31 09:51 真 OO无双阅读(16591) | 评论 (14) 编辑

循序電路第一個應用是拿來做計數器，有了計數器的基礎後，就可以拿計數器來設計除頻器。

posted @ 2008-07-30 10:14 真 OO无双阅读(6002) | 评论 (64) 编辑

checksum master是Quartus II Handbook Vol.4中示範Nios II與Avalon Bus應用的範例，是一個學習Nios II軟硬體設計很好的範本。

posted @ 2008-07-27 17:50 真 OO无双阅读(5340) | 评论 (2) 编辑

學會計數器與除頻電路後，就能以這兩個電路為基礎，設計一個電子鐘，並可自行調整目前時間。

posted @ 2008-07-25 10:09 真 OO无双阅读(3118) | 评论 (24) 编辑

DE2_LCM_CCD是友晶科技為DE2和其130萬像素CMOS與彩色LCD所寫的範例，但官方的範例會造成上下顛倒左右相反與曝光值無法設定的問題，本文提出解決方式。

posted @ 2008-07-24 09:53 真 OO无双阅读(1685) | 评论 (2) 编辑

周邊大部分使用的是slave，所以通常對slave比較有感覺。若自己寫component，什麼時候該寫master，什麼時候該寫slave呢?。

posted @ 2008-07-20 10:47 真 OO无双阅读(2511) | 评论 (7) 编辑

七段顯示器在DE2可當成Verilog的console，做為16進位的輸出結果。

posted @ 2008-07-19 16:44 真 OO无双阅读(977) | 评论 (3) 编辑

以前在貼Verilog代碼時，都只能挑C++或者C#的語法著色，但兩者的keyword畢竟不太一樣，透過dudu的幫助，我將Verilog 2001的keyword加上了，現在博客園也能漂亮的顯示Verilog代碼了!!

posted @ 2008-07-18 20:53 真 OO无双阅读(2124) | 评论 (3) 编辑

一個很簡單的題目，考驗你的觀念清不清楚...

posted @ 2008-07-17 15:55 真 OO无双阅读(3596) | 评论 (9) 编辑

要判斷奇數偶數，我們都會想用%，最近在Verilog發現一個小技巧...

posted @ 2008-07-17 15:36 真 OO无双阅读(2202) | 评论 (0) 编辑

在simulation時，Quartus II和ModelSim-Altera預設都會加上delay做timing simulation，或許你會想先確定functional simulation是否合乎你的需求，然後再考慮timing simulation，該怎麼在Quartus II與ModelSim-Altera做functional simulation呢?

posted @ 2008-07-14 22:16 真 OO无双阅读(4476) | 评论 (8) 编辑

在友晶科技的DE2_CCD範例中，CMOS所擷取的是彩色RGB影像，然後由VGA顯示出來，若我要的是灰階影像，該怎麼做呢?

posted @ 2008-07-13 23:33 真 OO无双阅读(5361) | 评论 (2) 编辑

計數器是循序電路最基本的應用，將來可以用此設計除頻器。

posted @ 2008-07-13 13:42 真 OO无双阅读(932) | 评论 (1) 编辑

使用Megafunction時，常需要查有哪些Port?有哪些Parameter?這份由Altera所整理的LPM速查表。

posted @ 2008-07-12 23:08 真 OO无双阅读(3785) | 评论 (1) 编辑

以always與case多工器設計一個簡單的ALU電路。

posted @ 2008-07-12 21:36 真 OO无双阅读(2840) | 评论 (0) 编辑

撰寫testbench所歸納的心得。

posted @ 2008-07-12 15:47 真 OO无双阅读(2485) | 评论 (0) 编辑

module內有很多東西，什麼該寫在前面?什麼該寫在後面呢?

posted @ 2008-07-12 11:53 真 OO无双阅读(1268) | 评论 (0) 编辑

Avalon Interface在Quartus II 7.2做了很大的修改，但你可能在Quartus II 7.1之前累積了很多legacy code，想轉到Quartus II 7.2，這是一份Altera所提供的對照表。

posted @ 2008-07-11 21:30 真 OO无双阅读(4439) | 评论 (3) 编辑

基本的4位元加法器，使用Verilog與megafuction實現。

posted @ 2008-07-10 23:46 真 OO无双阅读(1939) | 评论 (0) 编辑

雖然說RTL不會用到initial，但寫testbench時一定會用到initial。

posted @ 2008-07-10 22:31 真 OO无双阅读(1661) | 评论 (1) 编辑

基本的8對1多工器，使用Verilog與megafunction實現。

posted @ 2008-07-09 22:50 真 OO无双阅读(4530) | 评论 (1) 编辑

Verilog一向不在語法上耍花槍，參數式模組的寫法，算是Verilog最奇特的寫法，在C與C++也沒有。

posted @ 2008-07-09 15:42 真 OO无双阅读(5220) | 评论 (15) 编辑

在Quartus II雖然可以用Vector Waveform的方式作電路模擬，不過這僅限於簡單的模擬，該如何用ModelSim-Altera配合testbench來做較複雜的電路模擬呢?

posted @ 2008-07-08 00:41 真 OO无双阅读(1100) | 评论 (0) 编辑

我的Nios II EDS環境設定，主要是設定字型與我習慣的黑底白字，會持續更新。

posted @ 2008-07-07 17:51 真 OO无双阅读(4396) | 评论 (10) 编辑

若在Quartus II 7.2下啟動ModelSim-Altera 6.1g進行模擬，可能會遇到以下錯誤訊息而無法模擬成功。

posted @ 2008-07-07 16:33 真 OO无双阅读(1018) | 评论 (0) 编辑

vector型態可作bit select與part select，但part select有一種較為罕見的寫法。

posted @ 2008-07-07 15:47 真 OO无双阅读(1170) | 评论 (0) 编辑

continuous assignment用來描述組合邏輯，有幾個思維和C語言不太一樣。

posted @ 2008-07-07 14:18 真 OO无双阅读(1691) | 评论 (7) 编辑

若你覺得Altera Quartus II Handbook Vol.4：SOPC Builder對於Avalon Interface只算是tutorial，而覺得不過癮的話，這一份Avalon Interface Specifications將是你的終極指南。

posted @ 2008-07-07 01:54 真 OO无双阅读(1798) | 评论 (5) 编辑

我的Quartus II環境設定，主要是設定成我習慣的黑底白字，會持續更新。

posted @ 2008-07-06 16:45 真 OO无双阅读(3017) | 评论 (2) 编辑

當將DE2的USB排線插入PC後，重新開機會找到新的硬體，這就是USB Blaster，是PC與DE2溝通的橋梁。

posted @ 2008-07-05 20:51 真 OO无双阅读(619) | 评论 (0) 编辑

Quartus II預設simulation時，會使用timing simulation，剛開始或許你會想先看看functional simulation的結果為何?

posted @ 2008-07-05 11:48 真 OO无双阅读(4783) | 评论 (0) 编辑

blocking與nonblocking是學習Verilog一個重要的關卡，若能掌握這四個原則，基本上就不會用錯。

posted @ 2008-07-04 16:40 真 OO无双阅读(1465) | 评论 (4) 编辑

七段顯示器在DE2可當成Verilog的console，做為2進位的輸出結果。

posted @ 2008-07-03 22:03 真 OO无双阅读(4194) | 评论 (3) 编辑

Quartus II 8.0 for Linux的安裝方式。

posted @ 2008-07-03 21:45 真 OO无双阅读(1043) | 评论 (0) 编辑

Quartus II 6.1為Quartus II很重要的版本，目前還是很多人在使用這個版本。

posted @ 2008-07-01 15:06 真 OO无双阅读(4303) | 评论 (7) 编辑

UltraEdit預設沒有支援Verilog語言，該如何讓UltraEdit顯示出Verilog的語法關鍵字呢?

posted @ 2008-06-25 13:53 真 OO无双阅读(9701) | 评论 (25) 编辑

本文介紹破解Quartus II 7.2 SP3詳細步驟。

posted @ 2008-06-24 23:45 真 OO无双阅读(1531) | 评论 (4) 编辑

Altera所建議的naming convention，在SOPC Builder可直接支援。

posted @ 2008-06-17 21:04 真 OO无双阅读(3215) | 评论 (3) 编辑

Verilog由於在語法上向C靠攏，若熟悉C語言，學Verilog倍感親切，但也由於語法類似，若把Verilog當成C語言來思考，怎很難抓到硬體的精神。

posted @ 2008-06-09 11:28 真 OO无双阅读(5735) | 评论 (20) 编辑

μClinux順利的在DE2上執行是不夠的，重要的是如何將我們寫的程式放到μClinux上執行。

posted @ 2008-06-08 11:51 真 OO无双阅读(15600) | 评论 (119) 编辑

若要在DE2上使用作業系統，除了Nios II EDS內建支援的μC/OS-II外，μClinux也能在DE2上跑。

posted @ 2008-05-29 23:46 真 OO无双阅读(2409) | 评论 (6) 编辑

有時候Nios II會出現Timestamp不match的錯誤，該如何解決呢?

posted @ 2008-05-27 16:00 真 OO无双阅读(3745) | 评论 (3) 编辑

在C/C++或任何程式語言，integer是最常用的型別之一，但在Verilog大部分用的都是wire和reg，很少用到integer，該如何正確地使用integer呢?

posted @ 2008-05-03 15:28 真 OO无双阅读(6237) | 评论 (75) 编辑

DE2提供了Control Panel與Image Converter，可以將CMOS所擷取的影像傳到PC端。

posted @ 2008-05-01 10:24 真 OO无双阅读(1018) | 评论 (0) 编辑

Embedded System和SOC這兩個名詞常會讓人搞混，本文很淺顯的說明出兩者的差異。

posted @ 2008-04-28 21:54 真 OO无双阅读(3583) | 评论 (23) 编辑

在DE2上的七段顯示器，只能顯示數字，若想顯示英文字，就只能靠16x2字元液晶顯示器，本文討論如何在Nios II用軟體C語言控制。

posted @ 2008-04-27 01:39 真 OO无双阅读(3749) | 评论 (16) 编辑

之前討論用硬體Verilog顯示8位數的七段顯示器，本文要討論在Nios II用軟體C語言控制8位數的七段顯示器。

posted @ 2008-04-25 18:30 真 OO无双阅读(5782) | 评论 (53) 编辑

之前曾經討論如何在DE2用硬體的Verilog存取SDRAM，當時所使用的SDRAM controller是2 port的，一個read一個write，對大部分情況而言是夠用的，這次要討論的是4 port的SDRAM controller, 2 read, 2 write。

posted @ 2008-04-22 20:52 真 OO无双阅读(4937) | 评论 (21) 编辑

由於嵌入式的CPU運算速度較差，一些演算法在軟體可能無法達到real time需求，這時會考慮用Verilog或VHDL來實現硬體加速。為了減少time to market，Altera提供了C2H compiler，讓你直接將用軟體C語言的程式碼變成硬體。

posted @ 2008-04-21 16:07 真 OO无双阅读(2291) | 评论 (0) 编辑

當嵌入式系統的尺寸與複雜性日漸增加時，開發與整合時間便成為關鍵的限制因素，設計時牽扯到大量在不同晶片上的組合件，造成高成本與面積過大的困擾，在整合與輸入／輸出管理上所面臨的挑戰也使得風險逐漸提高。此外，因為有了增進效能的需求，通常也會讓採用客製化硬體，以便加速以往採用微處理器來執行關鍵的運算工作，成為當前的必要條件。

posted @ 2008-04-17 10:01 真 OO无双阅读(5632) | 评论 (46) 编辑

之前討論過在DE2用軟體的C語言存取SDRAM，本文討論用硬體的Verilog存取SDRAM。