上一页 1 ··· 4 5 6 7 8 9 下一页
摘要: 1. 项目介绍 在FPGA上最简单的应用就是点亮一盏闪烁的LED。学过软件的朋友一般都写过“Hello world”,因为这个是最简单的程序。 2. 设计要求 LED灯以2s的周期闪烁,LED灯亮、灭,每1s取反一次,如此循环,不断取反。从而实现LED灯的不断闪烁。 3. 设计分析 从外部晶振(50 阅读全文
posted @ 2021-07-31 11:07 FPGA9161 阅读(1799) 评论(0) 推荐(0)
摘要: 在 QUARTUS II 13.1 中设置默认工程路径可以按照以下步骤进行: 1、打开 Quartus II 软件。 2、在菜单栏中点击 “Tools”,在下拉菜单中选择 “Options”。 3、在弹出的 “Options” 对话框中,选择 “General” 选项卡。 在 “General” 选 阅读全文
posted @ 2021-07-31 10:28 FPGA9161 阅读(1503) 评论(0) 推荐(0)
摘要: 1. 设计要求: 设计一个4位减法器,采用结构化设计。该设计名为sub_4bit,其顶层设计如下图所示,有三个输入量:被减数x[3:0],减数y[3:0],低位向本位的借位bin;有两个输出量本位差dif[3:0],本位向高位的借位bout。数学表达式为:(x + bout) – y – bin = 阅读全文
posted @ 2021-07-30 17:28 FPGA9161 阅读(4729) 评论(1) 推荐(0)
摘要: (1)插线顺序 1. 关闭FPGA开发板的电源; 2. 将JTAG仿真器的JTAG线缆连接至FPGA开发板的JTAG接口; 3. 在仿真器的USB接口上插入USB线缆(假设USB线缆的另一段已经插在电脑上); 4. 打开FPGA开发板的电源。 步骤2和3的最好不要调换,因为虽然FPGA开发板没有供电 阅读全文
posted @ 2021-07-29 11:34 FPGA9161 阅读(885) 评论(0) 推荐(0)
摘要: 解决方案: (1)用鼠标右键随意点击顶部的菜单栏,接着就会出现如下的选项,勾选“绘图”选项即可。 (2)然后这个工具栏就会出现在你的界面上了,一般会出现在画面右边。 参考资料:(1)怎样在Visio中画一条直线-百度经验 (baidu.com) 阅读全文
posted @ 2021-07-29 11:28 FPGA9161 阅读(1196) 评论(0) 推荐(0)
摘要: 1.项目介绍 数值比较器就是对两数A、B进行比较,以判断其大小的逻辑电路。 2. 设计要求: (1)设计一个16位比较器,比较两个数a和b的大小,有三个输出端(大于、小于或等于)。当a大于b,则obig=1,其余为0;当a小于b,则osmall=1,其余为0;当a等于b时,则oequal=1,其余为 阅读全文
posted @ 2021-07-27 21:34 FPGA9161 阅读(1393) 评论(0) 推荐(0)
摘要: 1. 设计要求: 设计一个4选1多路选择器,数据输入有四个,分别是dataa、datab、datac和datad,还需要一个选择端sel。因为输入有四路数据,选择端要求能够表现出四种状态,因而选择端位宽为2bit。 假设dataa、datab、datac和datad都是位宽为8bit的数据,当sel 阅读全文
posted @ 2021-07-26 20:33 FPGA9161 阅读(2324) 评论(0) 推荐(0)
摘要: 1. 项目介绍 多路选择器,也叫数据选择器或多路开关,在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路。数据选择器用于控制有效数据的输出,能够通过地址选择线来选定相应的通道作为输出,提高了数据的传输效率。(数据分配器用于数据的传输途径,在信号传输过程中能够通过地址选择线选择传输信道)。 阅读全文
posted @ 2021-07-26 11:28 FPGA9161 阅读(2284) 评论(0) 推荐(0)
摘要: 问题:仿真的时候看到状态名字,而不仅仅是状态编码? 1. 另外定义一种寄存器,存放状态变量state_name,长度根据状态名称长度而改变(状态名称字符数x8);在每个状态执行的语句中加入state_name <= "IDLE";类似的一句语句;仿真时添加state_name进行观察,使用ASCII 阅读全文
posted @ 2021-07-25 15:25 FPGA9161 阅读(388) 评论(0) 推荐(0)
摘要: 1.项目介绍 学习LED数码管的工作原理和编程方法,掌握LED数码管的设计应用。 2.设计要求 利用LED数码管,在数码管上显示0-F字样。系统框图如下图所示。其中,data_in[3:0]为按键输入,seg_n[7:0]为数码管的段选端,sel_n[7:0]为数码管的位选端。 3.实验原理 (1) 阅读全文
posted @ 2021-07-25 11:32 FPGA9161 阅读(1853) 评论(0) 推荐(0)
上一页 1 ··· 4 5 6 7 8 9 下一页