摘要:
1. 设计要求: 设计一个4位减法器,采用结构化设计。该设计名为sub_4bit,其顶层设计如下图所示,有三个输入量:被减数x[3:0],减数y[3:0],低位向本位的借位bin;有两个输出量本位差dif[3:0],本位向高位的借位bout。数学表达式为:(x + bout) – y – bin = 阅读全文
posted @ 2021-07-30 17:28
FPGA9161
阅读(4732)
评论(1)
推荐(0)
浙公网安备 33010602011771号