交换机——基本介绍
摘要：
一、交换机的定义与核心功能 基本定义交换机是一种用于电（光）信号转发的网络设备，能够为任意两个接入的网络节点提供独享的电信号通路，从而实现高效的数据交换。最常见的类型是以太网交换机，此外还有电话语音交换机、光纤交换机等。其核心设计目标是解决传统共享式网络（如集线器）的带宽竞争问题，通过冲突域隔离和独 阅读全文
posted @ 2025-03-05 23:16 一曲挽歌 阅读(1283) 评论(0) 推荐(0)
OSI 模型、TCP/IP 模型
摘要：
一、定义与历史背景 OSI 模型（开放系统互连参考模型）由国际标准化组织（ISO）在 20 世纪 80 年代提出，旨在定义网络互连的标准化框架。其核心目标是解决不同厂商设备的兼容性问题，通过分层结构实现模块化设计与通信协议的透明化。尽管最初并非直接用于网络架构设计，但 ISO 后续为各层制定了详细标 阅读全文
posted @ 2025-03-05 23:12 一曲挽歌 阅读(489) 评论(0) 推荐(0)
FPGA基础——异步FIFO的深度计算
摘要：
一、理论基础与核心原则 异步FIFO的作用异步FIFO用于解决跨时钟域的数据传输问题，尤其当写速率 > 读速率时，需通过缓存机制应对速率差带来的瞬时数据堆积。 关键目标：确保在最大突发写入情况下，数据不溢出（FIFO未满）且不丢失（FIFO未空）。 最坏情况假设计算深度需基于背靠背（Burst）写入 阅读全文
posted @ 2025-03-02 17:21 一曲挽歌 阅读(589) 评论(0) 推荐(0)
FPGA基础——编码（独热码、格雷码、二进制码）
摘要：
一、编码特点介绍 二进制码（Binary code）：一种采用二进制格式连续编码的方法，其基本单位是二进制数（bit），由0和1组成。 独热码（One-hot code）：每个状态由一个比特表示，且只有一个比特为1，其余位均为0。例如，6个状态的独热码可以表示为000001、000010、00010 阅读全文
posted @ 2025-02-18 22:35 一曲挽歌 阅读(1715) 评论(0) 推荐(0)
Vivado——常见Tcl指令
摘要：
一、创建工程 1 # 创建工程 2 create_project MyProject ./MyProject -part xc7a100tfgg484-2 3 # 该命令创建一个名为 my_project 的新项目，指定 FPGA 芯片型号为 xc7a100tfgg484-2，并将项目存储在 ./m 阅读全文
posted @ 2025-02-17 21:48 一曲挽歌 阅读(1933) 评论(0) 推荐(0)
初识Linux环境
摘要：
1、虚拟机（VMware虚拟机） 下载windows版本 VMware Workstation Pro 17 2、Linux当中解决apt-get install E: 无法定位软件包问题（附上详细步骤以及注释） Linux当中解决apt-get install E: 无法定位软件包问题（附上详细步 阅读全文
posted @ 2025-02-16 21:30 一曲挽歌 阅读(41) 评论(0) 推荐(0)
FPGA/IC笔试——紫光展锐
摘要：
一、单选题（共26题，每题2分，共52分） 1.[单选题]Verilog语言与C语言的区别，不正确的描述是（ C ） A.Verilog语言可实现并行计算，C语言只是串行计算； B.Verilog语言可以描述电路结构，C语言仅仅描述算法； C.Verilog语言源于C语言，包括它的逻辑和延迟； D. 阅读全文
posted @ 2021-08-30 22:34 一曲挽歌 阅读(11127) 评论(0) 推荐(3)
FPGA/IC笔试——华为（2）
摘要：
涉及数字IC功耗、验证、测试、时序、数电相关问题。 一、单选题 1.下列功耗措施哪个可以降低峰值功耗（B） A. Power Gating B. 大幅度提高HVT比例 C. 静态模块级Clock Gating D. Memory Shut Down 解析：首先峰值功耗是属于动态功耗中的短路功耗，即N 阅读全文
posted @ 2021-08-24 16:14 一曲挽歌 阅读(8216) 评论(2) 推荐(3)
FPGA基础——时序相关概念
摘要：
一、影响亚稳态产生的因素： （1）对于时钟和数据信号，分析setup建立时间和hold保持时间 setup建立时间：在有效的时钟沿来临前，数据需要保持稳定的最短时间，简写为Tsu； hold保持时间：在有效的时钟沿来临后，数据需要保持稳定的最短时间，简写为 Th； （2）对于时钟和异步复位信号，分析 阅读全文
posted @ 2021-08-23 17:24 一曲挽歌 阅读(2409) 评论(1) 推荐(0)
FPGA基础——锁存器latch
摘要：
一、是什么 锁存器是一种在异步时序电路系统中，对输入信号电平敏感的单元，用来存储信息。一个锁存器可以存储1bit的信息，通常，锁存器会多个一起出现，如4位锁存器，8位锁存器。 锁存器在数据未锁存时，输出端的信号随输入信号变化，就像信号通过一个缓冲器，一旦锁存信号有效，则数据被锁存，输入信号不起作用。 阅读全文
posted @ 2021-08-19 10:29 一曲挽歌 阅读(2159) 评论(0) 推荐(0)
浙公网安备 33010602011771号