阅读排行榜

Verilog HDL和VHDL的区别 岁月刻画了生命的精彩 2020-06-06 16:51 阅读:2417 评论:0 推荐:0   
从一段代码来看Verilog的语法的不严谨--仅数据位宽不正确会导致设计失误 岁月刻画了生命的精彩 2020-06-10 11:26 阅读:541 评论:1 推荐:0   
MODELSIM工具调试串口发送程序 岁月刻画了生命的精彩 2020-05-23 09:56 阅读:495 评论:0 推荐:0