摘要：
放置芯片电容：适当删除过孔（电源 - 地-3减去1） DDR设置T型结构： 设置一个T点网络，点击T型一个焊盘点，右键插入T点，再分别点击焊盘，建立T点结构 设置多个T点结构： 调用T点结构： 把生成的T点分配到过孔中心： 利用栅格或者右键捕获到过孔 DDR的T点等长设置： 设置等长基准线： 查看等 阅读全文
posted @ 2023-03-16 22:09
电力猫尾
阅读(191)
评论(0)
推荐(0)
摘要：
复制T型中心走线： 复制： Edit-Copy 添加每一个网络的T点 T点拓扑结构有问题： 删除到过孔一小段走线，重新连接 差分线黄色： 差分线走线不好 6层RVEF从顶层走线 不同组数据线3W边缘间距 最长最短等长（PADS绝对等长）、相对等长1450（数据组与时钟满足150ps内长度） 绝对等长 阅读全文
posted @ 2023-03-16 22:09
电力猫尾
阅读(66)
评论(0)
推荐(0)
摘要：
mil精度—2mil，mm精度—4mil 栅格设置： 等份栅格： 方便拉线 Allegro可以设置等份栅格：如 5 5 5 5 5 把一个25栅格分成5个等份。界面上会间隔4个栅格后显示一个大一点的栅格。 走线模式： 模式介绍： 走线到焊盘处拐线： 走线连接模式下，右键，取消enhanced pad 阅读全文
posted @ 2023-03-16 22:07
电力猫尾
阅读(386)
评论(0)
推荐(0)
摘要：
DDR：对齐过孔方式 各自通道之间距离相同才能复制布线到另外一个通道 DDR与CPU的距离： 2片DDR间距 - 焊盘之间320mil左右（相距为整数，好画中心线距离，最近的焊盘） DDR到CPU间距 - 焊盘之间250mil以上（最近的焊盘） VERF的电阻容在2片底下居中摆放 ZQ脚电阻靠近芯片 阅读全文
posted @ 2023-03-16 22:06
电力猫尾
阅读(88)
评论(0)
推荐(0)
摘要：
封装库： 放置在cadence软件安装第一层目录下的新建Lib文件夹 allegro加载库路径： 生成网表： 放置元件： 手动单个： allegro条件 - 开启同步+打开手动放置窗口+原理图与PCB关联 原理图选中元件，pcb放置元件 模块化ROOM放置： 自动全部： 元件移动不显示位号： 设置a 阅读全文
posted @ 2023-03-16 22:05
电力猫尾
阅读(311)
评论(0)
推荐(0)
浙公网安备 33010602011771号