spacelz@126.com

摘要： 转：FIFO和DMA 转：FIFO和DMA FIFO SPI端口增加了FIFO，使得传输数据有了缓冲区间。 FIFO存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个存储器的输入口，另一个口是存储器的输出口。主要有三个方面的作用：1）对连续的数据流进行缓存，防止在进机和存 阅读全文

摘要： 目前广告泛滥，大部分浏览器有DONOT TRACK功能 https://jingyan.baidu.com/article/47a29f244a036bc0142399ee.html 阅读全文

摘要： 恢复内容开始 高速差分总线、串行总线 每一条PCIe链路中只能连接两个设备这两个设备互为是数据发送端和数据接收端。PCIe链路可以由多条Lane组成，目前PCIe链路×1、×2、×4、×8、×16和×32宽度的PCIe链路，还有几乎不使用的×12链路。 PCIe总线规范 总线频率 单Lane的峰值带 阅读全文

摘要： 1）在每次插入文献后，再点击一下Bibliography里面的Update Citation and Bibliography即可；（2）较好的解决方法也较为简单，只需要再一次进入Word中的EndNote工具列→Bibliography，点击Instant Formatting，点击Turn On 阅读全文

摘要： https://wenku.baidu.com/view/0294cbb3bb4cf7ec4bfed01a.html 阅读全文

摘要： FMC （FPGA Mezzanine Card） FMC：英文全称，FPGA Mezzanine Card。是一个应用范围、适应环境范围和市场领域范围都很广的通用模块。FMC连接器（FMC Connector）是FMC的一个重要组成部分，它连接由FPGA提供的引脚和FMC子板的I/O接口。最新的连 阅读全文

摘要： VPX 本词条缺少名片图，补充相关内容使词条更完整，还能快速升级，赶紧来编辑吧！ VPX总线是VITA(VME International Trade Association, VME国际贸易协会)组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。VPX总线的基本规范、机械结构和总线 阅读全文

摘要： nargin nargin为“number of input arguments”的缩写。 在matlab中定义一个函数时， 在函数体内部， nargin是用来判断输入变量个数的函数。在matlab命令窗口中输入help nargin或者doc nargin即可获得该函数的帮助信息。 nargin为 阅读全文

摘要： http://www.cnblogs.com/zhishaofei/p/4033175.html 转载https://www.douban.com/note/278158567/ math anywhere 可以针对网页开启或者关闭 math 显示。https://chrome.google.com 阅读全文

摘要： 看高斯赛尔德迭代https://blog.csdn.net/zengxyuyu/article/details/53056453，看到简单迭代法： f（x）=0 改写为x=g（x）不断迭代。 https://wenku.baidu.com/view/6c501ba20029bd64783e2c87. 阅读全文