会员
周边
新闻
博问
闪存
众包
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
咸鱼IC
人生天地间,忽如远行客。
博客园
首页
新随笔
管理
上一页
1
2
3
4
5
6
···
18
下一页
2023年5月21日
AMBA总线(4)—— ATB协议
摘要: ATB协议主要用于在SOC的Debug系统中,将数据流导出给CoreSight使用。 1 前言 ATB协议是AMBA协议家族的一部分。 ATBv1.0是作为AMBA3的一部分。 ATBv1.1是作为AMBA 4的一部分。 ATB-C是作为AMBA 5的一部分。 ATB协议定义了跟踪信息(Trace)
阅读全文
posted @ 2023-05-21 20:02 咸鱼IC
阅读(4190)
评论(0)
推荐(0)
2023年5月4日
AMBA总线(3)—— AXI协议
摘要: 1 AXI基本概述 AMBA3版本推出了AXI协议,它支持高性能、高频率的系统设计,其主要特点如下所示: 分离的地址/控制和数据阶段。 通过字节选通方式支持非对齐的数据传输。 使用基于突发的事务,只需起始地址发出。(Burst不得跨4KB边界,防止跨越Slave边界) 单独的读写数据通道,这可以提供
阅读全文
posted @ 2023-05-04 21:27 咸鱼IC
阅读(20450)
评论(4)
推荐(10)
2023年4月9日
AMBA总线(2)—— AHB协议
摘要: 前面学习APB总线时,由于内容不多就直接将APB4手册翻译了下。到了AHB总线再这样学习就不好了,一是逐句翻译太累人,二是原文翻译过来划不清重点。因此AHB总线以学习笔记的形式记录下来,但其实大多数也就是手册的翻译和理解。 1 AHB特点 AHB协议相比APB协议更加复杂,性能更加优越,手册上也清楚
阅读全文
posted @ 2023-04-09 20:33 咸鱼IC
阅读(21714)
评论(0)
推荐(12)
2023年4月1日
AMBA总线(1)—— APB协议
摘要: APB是最简单的AMBA总线了,功耗很低,它多用于低速外围设备和访问寄存器。相比AHB和AXI,有几个很不一样的点: 最快只能背靠背(back to back)传输,至少2个周期传输一个数据,PSEL起来然后PENABLE起来。 背靠背传输,即连续传输,这笔传输传完,紧挨着下一个Cycle就可以开始
阅读全文
posted @ 2023-04-01 19:46 咸鱼IC
阅读(18125)
评论(1)
推荐(4)
2022年7月17日
SystemVerilog(7):覆盖率
摘要: 1、覆盖率类型 1.1 概述 覆盖率是衡量设计验证完备性的一个通用词语。 随着测试逐步覆盖各种合理的组合,仿真过程会慢慢勾画出你的设计情况。 覆盖率工具会在仿真过程中收集信息,然后进行后续处理并且得到覆盖率报告。 通过这个报告找出覆盖之外的盲区,然后修改现有测试或者创建新的测试来填补这些盲区。 这个
阅读全文
posted @ 2022-07-17 22:25 咸鱼IC
阅读(5703)
评论(2)
推荐(0)
SystemVerilog(6):线程通信
摘要: 1、线程 线程即独立运行的程序。 线程需要被触发,可以结束或者不结束。 在 module 中的 initial 和 always,都可以看做独立的线程,它们会在仿真 0 时刻开始,而选择结束或者不结束。 硬件模型中由于都是 always 语句块,所以可以看成是多个独立运行的线程,而这些线程会一直占用
阅读全文
posted @ 2022-07-17 15:20 咸鱼IC
阅读(1169)
评论(0)
推荐(0)
2022年7月16日
SystemVerilog(5):随机和约束
摘要: 1、随机约束和分布 1.1 什么是随机? 芯片体积增大,复杂度日渐提高,在20年前定向测试已经无法满足验证的需求,而随机测试的比例逐渐提高。 定向测试能找到你认为可能存在的缺陷,而随机测试可以找到连你都没有想到的缺陷。 随机测试的环境要求比定向测试复杂,它需要激励、参考模型和在线比较。上百次的仿真不
阅读全文
posted @ 2022-07-16 20:15 咸鱼IC
阅读(6250)
评论(0)
推荐(3)
2022年7月10日
SystemVerilog(4):class、packet
摘要: 1、SV的类和对象 这个世界是由无数的类(class)和对象(object)构成的; 类是抽象的,是将相同的个体抽象出来的描述方式; 对象是实体,其具备独立行为能力,一个对象是万千世界的一粒沙; 具有相同属性和功能的对象属于同一类,不同的类之间可能由联系(继承关系),或者没有联系; 在 C 语言中,
阅读全文
posted @ 2022-07-10 11:07 咸鱼IC
阅读(3015)
评论(0)
推荐(0)
2022年7月9日
SystemVerilog(3):interface、clocking、$root
摘要: 1、interface 1.1 概念 接口可以用作设计,也可以用作验证。在验证环境中,接口可以使得连接变得简洁而不易出错。 接口 interface 和模块 module 的使用性质很像,可以定义端口也可以定义双向信号,可以使用 initial 和 always,也可以定义 function 和 t
阅读全文
posted @ 2022-07-09 19:05 咸鱼IC
阅读(2932)
评论(0)
推荐(1)
SystemVerilog(2):function和task、变量生命周期
摘要: 1、function和task 1.1 构成 function [返回值类型] [名称]( [参数] ); task [名称]( [参数] ); 1.2 返回值 如果不需要返回值,那么返回值类型可以写为 void ,或者 省略不写 ; 如果需要返回值,需要使用关键字 return a,那么调用该 f
阅读全文
posted @ 2022-07-09 13:40 咸鱼IC
阅读(2989)
评论(0)
推荐(0)
上一页
1
2
3
4
5
6
···
18
下一页
公告