咸鱼IC

摘要： ZYNQ分为PS和PL，本篇文章实际上是Vivado中一个完整的FPGA工程的创建，正所谓万事开头难。 PS：处理系统 （Processing System） 即ARM部分 PL：可编程逻辑（Programable Logic） 即FPGA部分 一、新建工程 1.打开Vivado，新建一个工程，Ne 阅读全文

摘要： ZYNQ的SDK是用C语言进行开发的，C语言可以说是当今理工类大学生的必备技能。我本科学C语言时就是对付考试而已，导致现在学ZYNQ是一脸懵逼。现在特开一帖，整理一下C语言的基础知识。 一、定义 1.关键字 2.技巧：typedef类型说明符 实际上很多头文件已经帮我们这样定义好了 3.强制转换 如 阅读全文

摘要： Vivado自带的编辑器非常难看，我习惯用Notepad++，这里记录一下二者的关联。 1、打开Vivado，点击 Tools Settings Text Editor，右侧选择 Custom Editor 2、设置路径：D:/MySoftware/Notepad++/notepad++.exe [ 阅读全文

摘要： Vivado自带仿真工具，但是有点慢，关联Modelsim联合仿真是最好的，注意Modelsim必须是10.7以上版本。 1、安装并成功破解Modelsim 10.7。 2、打开Vivado，点击 Tools Compile Simulation Libraries...，填写如下设置并点击Comp 阅读全文

摘要： 来源：电子产品世界；     注：本文由NingHeChuan本人多出整理所得，原文章图片不清晰，自己整理配图后重新发表 安装好ISE，系统已经自带了ISim仿真软件，相比于专业的仿真软件Modelsim，ISim是免费的，不用编译库，小型设计仿真速度较快，对于轻量级的 阅读全文

摘要：        FPGA公司主要是两个Xilinx和Altera（现intel PSG），我们目前用的ISE是Xilinx的开发套件，现在ISE更新到14.7已经不更新了，换成了另一款开发套件Vivado，也是Xilinx的产品，intel的 阅读全文

摘要： 读状态和写状态非常相似，可以说几乎一样。 一、SDRAM 读状态 1、SDRAM 内部状态机 粗线表示自动跳转，细线表示满足条件才跳转。经过前面的设计我们此时来到了 IDLE 状态，要完成读模块设计就要考虑两个问题： （1）IDLE 状态到 READ 状态 ① 在 IDLE 状态需要先给 ACT 命 阅读全文

摘要： 一、SDRAM 写状态 1、SDRAM 内部状态机 粗线表示自动跳转，细线表示满足条件才跳转。经过前面的设计我们此时来到了 IDLE 状态，要完成写模块设计就要考虑两个问题： （1）IDLE 状态到 WRITE 状态 ① 在 IDLE 状态需要先给 ACT 命令激活某一行，此时处于 Row Acti 阅读全文

摘要： 初始化完成后，我们就可以对 SDRAM 进行其他的操作了，首先需要设计的是刷新和仲裁模块。 一、SDRAM工作原理和仲裁实现 SDRAM 内部有自己的工作状态机，如下所示。其中粗线表示自动跳转，细线表示要满足某些条件后才跳转。 这个状态机非常复杂，但我们如果只是简单应用 SDRAM 则不需要实现里面 阅读全文

摘要： 查询手上的 SDRAM 芯片对应数据手册《 Winbond W9812G6KH - 6》，感觉它的初始化部分讲得有些模糊，所以拿到另一款 SDRAM 芯片的数据手册《IS42S116160》来分析，虽然 SDRAM 芯片不一样，但初始化操作是类似的。 一、初始化过程 1、文字描述 数据手册原文：Pr 阅读全文