咸鱼IC

摘要： 一、时序原理 1．建立时间和保持时间 （1）建立时间Tsu：set up time，触发器的时钟上升沿到来以前，数据必须准备好的时间，如果建立时间不足，数据将不能在这个时钟上升沿被稳定的打入触发器。 （2）保持时间Th：hold time，触发器的时钟上升沿到来以后，数据被锁存消化的时间。如果保持时 阅读全文

摘要： 本文以4个led灯闪烁，来介绍 SignalTap II 的使用。 一、Verilog案例 led灯以1秒的时间循环左移，代码如下： 1 module led 2 // < 参数 > 3 #( 4 parameter TIME = 26'd5000_0000 //1s 5 ) 6 // < 端口 > 阅读全文

摘要： 一、基本架构（常用模板） 1 `timescale 1ns/1ps //时间精度 2 `define Clock 20 //时钟周期 3 4 module my_design_tb; 5 6 // <端口> 7 reg clk ; //时钟，50Mhz 8 reg rst_n ; //复位，低电平有 阅读全文

摘要： 一、同步复位（by Crazybingo） 1.代码 module system_ctrl // <端口> ( //globel clock input wire clk , //时钟，50Mhz input wire rst_n , //复位，低电平有效 //user interface inpu 阅读全文

摘要： SCCB（Serial Camera Control Bus，串行摄像头控制总线）是由OV（OmniVision的简称）公司定义和发展的三线式串行总线，该总线控制着摄像头大部分的功能，包括图像数据格式、分辨率以及图像处理参数等。结构框图如下所示： OV公司为了减少传感器引脚的封装，现在SCCB总线大 阅读全文

摘要： I²C即Inter-Integrated Circuit（集成电路总线），它是一种串行通信总线，使用多主从架构，由飞利浦公司在1980年代设计出来的一种简单、双向、二线制总线标准。多用于主机和从机在数据量不大且传输距离短的场合下的主从通信。主机启动总线，并产生时钟用于传送数据，此时任何接收数据的器件 阅读全文

摘要： 方法在本人博客《状态机的Verilog写法》已经写明，为了方便查看，特意拎出来。 方法1： 转ASCII码 设计文件含有状态机时，增加一段"参数转ASCII码"的代码，即可在 Modelsim 中显示出状态机名称，如下所示： reg [15:0] state_name; //1个字符8位宽 alwa 阅读全文

摘要： 亚稳态处理常见于跨时钟进来的信号，有三种常见方法： 1.单bit信号，打两拍再使用。 2.多bit信号，用fifo进行时钟隔离。 3.少量多bit信号，通过增加指示信号的方法来发送可控的数据流。常见于外部接口到FPGA的传输。 例如输入 [7:0]in 和 in_vld ，用in_vld打三拍，后两 阅读全文

摘要： 做VGA方块碰撞实验时，发现一个计数器的问题。如果我们需要设计一个计数器，它先递增，递增到一定数后开始递减，递减到一定数后又递增，循环反复，应该怎么设计呢？这个思想在很多地方都能用到，如PWM呼吸灯、VGA方块回弹等。这里给出一个设计方法。 要求： 设计一个数x，它先递增10次，然后递减10次，又递 阅读全文

摘要： Notepad++ 是一款精致小巧的编辑器，自带 Verilog 语法识别功能，插件也挺好用的。尤其是利用插件实现代码片段，大大节省我们写 Verilog 的时间。此外少有人知道的，可以利用某款插件实现在 Notepad++ 界面中编译 Verilog 的功能。下面就来说说这几个功能要如何设置。 版 阅读全文