摘要：http://bbs.eetop.cn/thread-474107-1-1.html 一个51单片机内核设计，提供相应的接口，能运行C语言程序。 视频演示 使用Quartus II进行仿真验证 http://v.youku.com/v_show/id_XNjQ3OTk0ODA4.html 在FPGA 阅读全文

摘要：转载于： https://blog.csdn.net/zhajio/article/details/80536615?utm_source=blogxgwz6 网页分为上下两个面板，上面板输入一些代码，下面板就会显示对应的波形。有网页在线编辑和windows .exe安装版。 https://wav 阅读全文

摘要：转载于：http://blog.sina.com.cn/s/blog_52e8baa40100t52i.html 首先声明：本文是在我的技术指导员的指导下由本人根据实践摸索而得的经验所原创，如有转载请注明作者及出处。 并且也敢大胆的说一句这也许是网络上最完整的最清晰最详细的在FPGA中嵌入51单片机 阅读全文

摘要：转载于: http://blog.chinaaet.com/crazybingo/p/33388 同上一篇，还是为了体现FPGA的强大功能，实现实时的边缘检测能力！这一部分简单的可以用Sobel实现，如果想做的好，可以用高斯+Canny来实现，总是，只要你想做，FPGA没有什么做不到的，只要你静得下 阅读全文

摘要：介绍verilog-mode的一个ppt：http://www.veripool.org/papers/verilog-mode_veritedium_20090925.pdf。它的官方网站：http://www.veripool.org/wiki/verilog-mode（应该是吧，没仔细考证）电脑跑仿真，还得挺长时间的，顺便把用emacs写verilog的方便之处大概总结一下吧，我只能说：太方便了！以前用verilog-mode也就用个/*AUTOARG*/、/*AUTOWIRE*/、/*AUTOSENSE*/、/*AUTOINST*/之类的，写个小工程基本也足够了。后来开始用/* AUT 阅读全文

摘要：http://www.easics.com/webtools/crctool 阅读全文

摘要： 阅读全文

摘要：http://www.cnblogs.com/sunev/archive/2012/05/17/2506731.html 阅读全文

摘要：1.FPGA不是编程语言，而是一种可综合的硬件描述语言。 2.Verilog 支持两种进程initial和always进程 3.阻塞与非阻塞指的相对于进程本身而言的。 4.使用进程模块的电路类型： 组合电路-----对组合逻辑中使用的所有输入敏感 例子： always@（a or b or sel） 时序电路-----仅对时钟和控制信号敏感 例子： always @（posedge clk or negedge clr） 5.可以用case语句完成多路选择器的功能。 6.verilog中有两类子程序： 函数和任务 函数----... 阅读全文

摘要：UART的结构大家并不陌生，用HDL语言写一个UART收发器也并不难。本文中作者给出一个可以应用到实际工程中的UART收发器，并且是经过验证的。UART的结构如上图所示。其核心在于两个FIFO的运用。其实收和发两个部分是独立的，完全可以分开单独使用，作者为了方便起见，将两者放在了一起。原理也比较简单，以发送为例。FIFO是8位的，只要上层模块不停地往发送FIFO里填数据，发送器就会自动从FIFO里读数据，并将数据转换成串行的向外发送。更具体一点，就是检测到FIFO的不为空的时候，就去读数据，一直读到FIFO为空。上层的模块在FIFO满的时候，就不要写数据了，以避免数据溢出而丢失。所以，在不同的 阅读全文

摘要：1. 设置EP2C20F484C7配置管脚，MSEL0和MSEL1，使用AS模式，这两个管脚直接接地；2. 选取AS配置芯片为EPCS4，单Cyclone II FPGA配置示意图如下，图1，现在就存在一个问题了，如何将数据流写入EPCS4芯片？如果是开发板或未定定型的产品使用，使用两个JATG接口，一个连接EPCS4，一个连接EP2C20F484C7，这样既可以方便调试所写语言(程序直接写入FPGA，掉电丢失)，也可以写入EPCS4，然后重启系统，由EPCS4配置FPGA；如果是不需要调试程序，可以只是使用一个JTAG接口写AS配置，图2。图1图2Altera的EP2C20开发板使用USB传 阅读全文

摘要：http://bbs.ednchina.com/BLOG_ARTICLE_246425.HTM 阅读全文

摘要：不管Xilinx还是Altera，FPGA的配置模式或者方法多样，尤其是Altera器件，什么AS模式、PS模式、FPP模式、AP模式等等。一般逻辑设计者可能不会关心到硬件的设计，但是FPGA的硬件设计者对于FPGA的配置设计是一个基本要求，当然一般不可能要求每个FPGA硬件设计者对每一种配置模式都很熟悉，但是由于每个人的设计习惯、方法以及使用的器件不同从而在产品研发中设计FPGA的加载模式也不一样。这里努力希望集中谈谈每种配置模式，只能尽力去做，希望有这方面经验大侠多多支持。 1、Jtag模式 毋庸置疑Jtag模式是大家用的最多的模式，也有少数人不留Jtag模式，比如就留AS模式。这里我的. 阅读全文

摘要：http://www.cnblogs.com/kingst/archive/2010/10/29/1864697.html 阅读全文

摘要：要明白RS232在CPLD/FPGA开发板上是已经焊接好了硬件电路，而我们对FPGA的操作是对引脚（FPGA）的高低电平和电平速率的操作！我们的操作FPGA中间的管脚的操作是对RS232_TX和RS232_RX的操作，通过对其的操作，进而控制MAX3232CSE芯片。由芯片进行读取。 那到这里我奇怪的是，bps_clk/bps_start等的作用是什么呢？先看一下RTL视图：各个模块是干嘛的呢？刚刚我突然想到一个可能的，就是RS3232的操作。到这里我想我已经明白了FPGA各个模块之间的关系和RS232的硬件电路的关系。首先RS232的硬件上只有2个管脚与FPGA连接，所以ouput实际上就. 阅读全文

摘要：http://bbs.eetop.cn/thread-234225-1-1.html 阅读全文

摘要：http://blog.sina.com.cn/s/blog_5e1cdcaf0100qzf5.html 阅读全文

摘要：UltraEdit是一款功能强大的文本编辑器，可以编辑文字、Hex、ASCII码，可以取代记事本，内建英文单字检查、C++ 及 VB 指令突显，可同时编辑多个文件，而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器，但它并不直接支持HDL。 在网上查了资料后，自定义了一个Verilog的环境，现在心得总结如下： 1：下载Verilog的语法高亮文件。 即可支持相应的语言编辑，关键字将用不同色彩标出。 可以到官方网站去下载，包括上百种语法文件，我想应该都能满足大家的需要吧！ http://www.ultraedit.com/index.php?name=Content&pa=sh 阅读全文

摘要：Xilinx ISE 10.x 调用Modelsim SE 6.5仿真的若干问题及其解决方法2010-03-15 23:28:30XilinxISE10.x调用ModelsimSE6.5仿真的若干问题及其解决方法因为手上有一块Xilinx的Spartan--3E开发板，前些日子陆陆续续学习了ISE的一般工程开发，熟悉了XilinxISE10.x的软件操作和开发板的使用。近来没有事情，于是乎，又把那开发板拿出来把弄把弄，开始学习Xilinx的FPGA的DSP开发设计。在这里先介绍一下XlinxFPGA的DSP设计工具和设计流程。近年来，随着多媒体技术和无线通信技术的迅猛发展，信息技术领域对DSP 阅读全文

摘要：http://wenku.baidu.com/view/c959f41fb7360b4c2e3f64a9.html 阅读全文