AntiFragile【SenecaTellus】

摘要： 【代码更新】同步FIFO design and IP level verification - 没落骑士 - 博客园 阅读全文

摘要： 从Xilinx FFT IP核到FPGA实现OFDM - 没落骑士 - 博客园 给“小白”图示讲解OFDM的原理-CSDN博客 阅读全文

摘要： 小梅哥FPGA bili 球球打球2 bili up Xilinx GTX高速收发器时钟结构 i_qyi Xilinx关于GTX的IP核serdes仿真和使用_gtx cdr-CSDN博客 Xilinx高速接口GT介绍以及IP核详解_gt部分又包含了pma和pcs模块;-CSDN博客 Xilinx 阅读全文

摘要： FPGA基本原理概览-CSDN博客 FPGA内数据传输模型_fpga实现qsfp数据传输-CSDN博客 FPGA时序分析工具（TimeQuest）-CSDN博客 基于TimeQuest时序优化原理和方法_timequest时序覆盖率-CSDN博客 TimeQuest时序路径详解-CSDN博客 Xil 阅读全文

摘要： quartus 固化程序步骤_quarter固化-CSDN博客 阅读全文

摘要： FPGA——时序分析与约束（Quartus II）_quartus时序问题如何查看-CSDN博客 FPGA时序分析与约束FPGA结构基础数据传输模型Quartus II 时序报告Quartus II 中TimeQuest的操作实操 时序分析：通过分析FPGA内部各个存储器之间的数据和时钟传输路径，来 阅读全文

摘要： 【必读】从MII到RGMII，一文了解以太网PHY芯片不同传输接口信号时序！-CSDN博客 FPGA - 以太网UDP通信（一）_fpga udp-CSDN博客 FPGA - 以太网UDP通信（二）_fpga udp通信-CSDN博客 FPGA - 以太网UDP通信（三）_fpga以太网通信例程-C 阅读全文

摘要： Quartus联合modelsim的ip核仿真——以FIFO为例——（报错问题解决） - 壹肆叁贰海里 - 博客园 IP核——RAM - 咸鱼IC - 博客园 阅读全文

摘要： # ** Error: (vsim-3601) Iteration limit reached at time 29605 ns. 表示： 在运行的过程中，有一个迭代的次数超过限制了。 网上有说： Simulate -> Runtime Option Iteration Limit 改大，这个值默认 阅读全文

摘要： 【FPGA】SPI协议详解及对flash读写操作_fpgaspi协议读写flash-CSDN博客 基于SPI协议的flash驱动控制 https://www.cnblogs.com/jasonleeeee/p/17660573.html SPI协议（三）：SPI_Flash（M25P16）读写操作 阅读全文