会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
suncan1998
博客园
首页
新随笔
联系
订阅
管理
2025年10月14日
centos安装synopsys-----centos共享文件夹使用
摘要: 下载了centos的磁盘文件,和linux.io文件,安装了vwmare tools(参考ubuntu安装vwmare tools笔记) 当copy电脑本地的大文件时出错,使用共享文件夹移动文件,首先将虚拟机关机,在虚拟机设置中。选项中找到共享文件夹,启用后,添加本地路径,确认,启动虚拟机 1.#
阅读全文
posted @ 2025-10-14 20:47 孑尛燚茻
阅读(5)
评论(0)
推荐(0)
2025年9月7日
安装IC设计工具---DC破解
摘要: 数字IC设计的第一步——Synopsys EDA Tools的安装_synopsys.src文件-CSDN博客 DC的破解操作在 su root下进行 1.需要设置root密码 2.su root进入root权限下,更改~/.bashrc 地址其实是/root/.bashrc 推出root后,普通用
阅读全文
posted @ 2025-09-07 20:58 孑尛燚茻
阅读(12)
评论(0)
推荐(0)
Ubuntu安装vwmare_tools
摘要: 对于vwmare16及以上版本,VMware 现在将 VMware Tools 的安装镜像(linux.iso)托管在了一个独立的网址上,而不是随 VMware Workstation 软件一起提供。 步骤一:下载 linux.iso 文件 在您的主机(比如 Windows)上,打开浏览器,访问提示
阅读全文
posted @ 2025-09-07 15:08 孑尛燚茻
阅读(269)
评论(0)
推荐(0)
2023年2月9日
vivado的综合布线后power出现问题且时钟约束为NA解决
摘要: power标红,时序约束报告显示NA,说明你没有给他分配时钟,这时可以调用clock IP产生一个具体频率的时钟再进行综合布线,这些问题就都解决了,时序约束出了问题,也会标红,然后再解决时序约束问题即可。
阅读全文
posted @ 2023-02-09 20:45 孑尛燚茻
阅读(698)
评论(0)
推荐(0)
vivado的时序约束失败问题总结
摘要: 在vivado综合布线后,会有时序报告,时序约束问题有两种: 1.跨时钟 详细见 https://blog.csdn.net/wordwarwordwar/article/details/77434520 这种情况占大部分时序约束问题,信号传输的两端时钟不同,可以是频率和相位不同。主要讲频率不同的情
阅读全文
posted @ 2023-02-09 20:40 孑尛燚茻
阅读(768)
评论(0)
推荐(0)
2022年12月4日
riffa结构的上位机添加riffa.lib
摘要: VS2015添加文件引用的lib静态库路径: 1、工程 属性 配置属性 链接器 常规 附加库目录:加上lib文件存放目录,如D:\suncanii\Xilinx-325T\PCIE7325\Project1\Project1。 2、工程 属性 配置属性 链接器 输入 附加依赖项:加上lib文件,如r
阅读全文
posted @ 2022-12-04 21:01 孑尛燚茻
阅读(43)
评论(0)
推荐(0)
2022年9月21日
结束了
摘要: 今天终于结束了从上学期就开始折磨我的项目,好在确实学到了东西,只是不想再体会了,我也学会强硬了,不拒绝真的会让自己很累。
阅读全文
posted @ 2022-09-21 15:52 孑尛燚茻
阅读(180)
评论(0)
推荐(0)
2022年7月1日
关于vivado的时序问题解决
摘要: 连接https://blog.csdn.net/three_yanlili/article/details/121583037?spm=1001.2101.3001.6650.1&utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault
阅读全文
posted @ 2022-07-01 16:39 孑尛燚茻
阅读(202)
评论(0)
推荐(0)
使用pll锁相环注意
摘要: 1. 如果通过外部引脚引进来,注意,比如你需要一个100MHz和一个19MHz的时钟,CLK100M是连接引脚F17的端口,然后CLK100M为clk_in1 clk_out1和clk_out2两个输出,一个100M,一个10M,只能用clk_out1这个100M的时钟,不能直接用CLK100M这个
阅读全文
posted @ 2022-07-01 15:53 孑尛燚茻
阅读(238)
评论(0)
推荐(0)
2022年6月29日
vivado中的ram和fifo使用总结
摘要: ram有单端口,伪双端口,真双端口,其中单端口有一个地址线控制读或写,wea信号为1时读,0时写,读写都是类似于时序逻辑的结果,也就是当wea信号至高,延迟一个周期时,写入前一个状态,因为时一个端口,所以只有一个时钟; 伪双端口,有一个专门读,一个专门写,读的控制信号为ena和wea,当两个信号都为
阅读全文
posted @ 2022-06-29 17:32 孑尛燚茻
阅读(1974)
评论(0)
推荐(0)
下一页
公告