摘要： ram有单端口，伪双端口，真双端口，其中单端口有一个地址线控制读或写，wea信号为1时读，0时写，读写都是类似于时序逻辑的结果，也就是当wea信号至高，延迟一个周期时，写入前一个状态，因为时一个端口，所以只有一个时钟； 伪双端口，有一个专门读，一个专门写，读的控制信号为ena和wea，当两个信号都为 阅读全文

摘要： 阅读全文

摘要： vivado进行仿真： 检查问题，使用vivado的ILA进行抓包，网上搜了很多，好多都没写到自己需要的东西，把找到了进行总结： 1. “language templates”选择这个 2.搜“mark” 复制（*MARK_DEBUG=“true”*）这句话 4.复制到所想抓包的数据前 注意一定要是 阅读全文

摘要： 学习如何查看vivado的时序分析。从3月底到现在一个月的时间从完全不知道PCIE等概念到现在可以简单的修改程序达到功能，这些知识都是自己的财富，为了防止遗忘，简单记录一下。 最近出现的问题是利用PCIE传输时，软硬件对接出现中断，导致得不到结果，问题原因未知，感觉是发送和接收的问题，软件部分可能也 阅读全文