Strange9

摘要： 第9章 Verilog HDL模型的不同抽象级别 事件：event；定义：event <name>; 触发：#time -> 事件名 用户定义原语，UDP, user defined primitives primitive 元件名(输出端口名, 输入端口名1, ...) output 输出端口名; 阅读全文

摘要： 分频器设计_Verilog 1. 偶分频 1.1 寄存器级联法 实现偶数分频，例如二分频、四分频，占空比为50%。 //2/4分频(任意偶数分频)，要求50%占空比 module clk_div2(clk, rstn, clk2, clk4); input clk, rstn; output reg 阅读全文

摘要： 绪论 思考题 什么是信号处理电路？它通常由哪两大部分组成？ 信号处理电路是进行一些复杂的数字运算和数据处理，并且又有实时响应要求的电路。两大部分：高速数据通道接口、高速算法电路。 为什么要设计专用的信号处理电路？ 部分数字信号处理对时间要求苛刻，通用微处理器芯片为一般目的设计，通用性不可能为某一特殊 阅读全文