摘要： 规范很重要工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话，过一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘了，更不要说检错了；如果一个项目做了一半一个人走了，接班的估计得从头开始设计；如果需要在原来的版本基础上增加新功能，很可能也得从头来过，很难做到设计的可重用性。在逻辑方面，我觉得比较重要的规范有这些： 1.设计必须文档化。要将设计思路，详细实现等写入文档，然后经过严格评审通过后才能进行下一步的工作。这样做乍看起来很花时间，但是从整个项目过程来看，绝对要比一上来就写代码 阅读全文

摘要： 一、头文件#include "system.h" //包含基本的硬件描述信息#include "altera_avalon_timer_regs.h" //定义内核寄存器的映射，提供对底层硬件的符号化访问#include "altera_avalon_pio_regs.h" //包含基本的I/O口信息 #include "alt_types.h" //Altera定义的数据类型（alt_8等）#include "sys/alt_irq.h" //中断函数 #include "unist 阅读全文

摘要： 一、Configuration Schemes PS：如果只用到AS模式，则3.3V可以，如果JTAG和AS模式共用，由于Jtag模式优先，所以必须接2.5V(VCCA=2.5V)，Jtag和AS才可以均正常工作；二、Configuration Schematic 三、Pin Description MSEL[2:0]:用于选择配置模式。FPGA有多种配置模式，比如主动，被动，快速，正常，串行，并行等，可以以此管教进行配置； DATA0:FPGA串行数据输入，连接至配置器件的串行数据输出管脚； DCLK:FPGA串行时钟输出，连接至配置器件的nCS管脚； nCSO(I/O):F... 阅读全文

摘要： 一、High-Speed Differential Signalong in Cyclone Device Cyclone device supports the RSDS I/O standard at speeds up to 311Mbps; Cyclone device allow you to transmit and receive data through LVDS signals at a data rate up to 640Mbps;二、Board Design Considerations 阅读全文

摘要： 一、Reset_Delaymodule Reset_Delay(iCLK,oRESET);input iCLK;output reg oRESET;reg[19:0] Cont;always@(posedge iCLK) begin if(Cont!=20'hfffff) begin Cont<=Cont+1; oRESET<=1'b0; end else oRESET<=1'b1; endendmodule二、video_sync_generatormodule video_sync_generator(input rst_n,input vga_c 阅读全文

摘要： 一、ADV7123 DA视频转换器(CMOS, 330MHz Triple 10-Bit high Speed Video DAC) ADV7123由完全独立的三个10位告诉D/A转换器组成,RGB视频数据分别从R9~R0、G9~G0、B9~B0输入，在时钟CLOCK的上升沿锁存到数据寄存器中，然后经告诉D/A转换器转换成模拟信号。三个独立的视频D/A转换器都是电流型输出，可以接成差分输出，也可以接成单端输出。DE2-115上按单端输出，在模拟输出端用75欧姆电阻接地，以满足工业标准。低电平有效的BLANK信号为复合消隐信号，当BLANK为低电平时，模拟视频输出消隐电平，此时从R9~R0,.. 阅读全文

摘要： 一、RTL视图二、sync_modulemodule sync_module(input VGA_CLK, //800x600input RST_N,output VGA_HS,VGA_VS,valid,output[10:0] X,Y //column and row addr signal);reg[10:0] Count_H;always@(posedge VGA_CLK or negedge RST_N) if(!RST_N) Count_H<=11'd0; else if(Count_H==11'd1056) Count_H<=11'd0; els 阅读全文

摘要： 一、RTL视图二、sync_modulemodule vga_module(input CLOCK_50,input[3:0] KEY,output VGA_CLK,output[7:0] VGA_R,VGA_G,VGA_B,output VGA_HS,VGA_VS,output VGA_BLANK_N,output VGA_SYNC_N);assign VGA_SYNC_N=1'b0; //If not SOG,Sync input should be tied to 0;assign VGA_BLANK_N=VGA_HS&&VGA_VS;pll_module u1( 阅读全文

摘要： 一、RTL视图:二、sync_modulemodule sync_module(input VGA_CLK, //800x600input RST_N,output VGA_HS,VGA_VS,valid,output[10:0] X,Y //column and row addr signal);reg[10:0] Count_H;always@(posedge VGA_CLK or negedge RST_N) if(!RST_N) Count_H<=11'd0; else if(Count_H==11'd1056) Count_H<=11'd0; el 阅读全文

摘要： 显示器扫描方式分为逐行扫描和隔行扫描：逐行扫描是扫描从屏幕左上角一点开始，从左像右逐点扫描，每扫描完一行,电子束回到屏幕的左边下一行的起始位置，在这期间，CRT对电子束进行消隐，每行结束时，用行同步信号进行同步；当扫描完所有的行，形成一帧，用场同步信号进行场同步，并使扫描回到屏幕左上方，同时进行场消隐,开始下一帧。隔行扫描是指电子束扫描时每隔一行扫一线，完成一屏后在返回来扫描剩下的线，隔行扫描的显示器闪烁的厉害，会让使用者的眼睛疲劳。 完成一行扫描的时间称为水平扫描时间，其倒数称为行频率；完成一帧（整屏）扫描的时间称为垂直扫描时间，其倒数称为场频率，即刷新一屏的频率，常见的有60Hz，75H. 阅读全文