Hello·World

摘要： 一、拓扑结构 二、工作波形图 三、模态分析 ①在模态[t0-,t0+]时刻 ​ 在t0时刻之前，Q1 和Q2 导通，Q3 和 Q4 截止，加在 A、B 两点的电压为 0，Lr、Cr和Lm共同谐振，谐振电感电流iLr与励磁电感电流iLm相等，并流过Q1 和Q2，变压器原副边均无电流，负载由输出电容供电 阅读全文

摘要： 一、拓扑结构 二、工作波形图 三、模态分析 ①在模态[t0,t1]时刻 我们定义输入电压方向为正方向。在Q1,Q4开通前，谐振腔内谐振电流为负方向，变压器励磁电流为负方向，原边电流为正方向。t0时刻，Q1,Q4实现ZVS，输入电流为正方向，谐振电感Lr1的电流 iLr1 按正弦规律递增，励磁电感 L 阅读全文

摘要： OK，那么好，由于我蠢的缘故，我以为作者那个是用lvgl搭建的，结果貌似并不是那个模拟器，而是跑的这个模拟器，但是这个模拟器肥肠的抽象，搞了好几天才大致明白（主要是cmake确实不熟的缘故），下面先搭建一个LovyanGFX模拟器 工作环境 操作系统：win11 sdl2版本：2.30.10 gcc 阅读全文

摘要： 由于最近在做一个海底撩大佬的小游戏机，对内部代码比较感兴趣，所以想试着学习一下，于是就打算跟着大佬搭一个vscode的lvgl模拟器平台，下面是环境搭建以及一些坑的分享。 LVGL运行环境的搭建 1.vscode下载安装 VSCode安装配置使用教程（最新版超详细保姆级含插件）一文就够了_vscod 阅读全文

摘要： ​ 目前很幸运的是这个问题只有在vivado2021.1版本存在，很不幸的事情就是，我用的就是这个版本QAQ，下面我完整的走一遍自定义的IP导入vitis，并且复现一下我遇到的问题以及解决办法，并且相关其他问题的连接供大家参考。 vivado工程 ​ 这个是我用block designer搭建的工程 阅读全文

摘要： cd4046主要用于调频（FM）信号的调制与解调，频率的合成，各种音频产生的领域。本博文主要介绍一下CD4046的一些基础配置还有基础用法，用2023年电赛H题为例子搭建（其实我也只会这个了QAQ），第一次学这个东西，如果有讲不到的东西，请见谅😶‍🌫️ 阅读全文

摘要： Part-DB是一个开源的器件管理工具，博主用于管理个人的电子器材，最近捣鼓了一下这个工具，由于手头还有一块闲置的赛昉·星光2的开发板，所以我打算一起拿来捣鼓一下，如果不成功，就用树莓派（生气😠） 阅读全文

摘要： 本篇介绍一下笔者所用到的ip核，和一些配置问题还有注意事项，awg所用的是官方的ip，可以查看《ZmodAWG1411_Controller》文档来更详细的配置，dds ip 和串口接收控制模块都是笔者自己写的，简单的介绍一下配置问题😎 阅读全文

摘要： 本篇介绍一下笔者最近用ECLYPSE Z7搭建的一个dds控制器，用于产生不同的信号，可以实现幅度可调，频率可调，相位可调，还有波形选择，有正弦波，三角波，锯齿波还有方波可以任君选择，然后通过串口，与电脑端进行交互，用电脑端控制ECLYPSE Z7产生不同的信号，方便调试。 阅读全文

摘要： 编译的时候一天到晚给我报错QAQ，这里笔者借鉴了两个博主的解决思路，虽然编译通过了，但是后续还不知道有没有其他问题，笔者在这将两个博主的解决方案整合一下，再结合笔者自己搭建的是遇到的问题汇总一下，希望能解决类似的问题 阅读全文