FPGA - 随笔分类 - 期待1991

如何快速分析verilog程序逻辑

该文被密码保护。

posted @ 2016-12-01 10:36 期待1991 阅读(1) 评论(0) 推荐(0)

SDRAM学习笔记

摘要：摘自“开源骚客视频教程” 1、仲裁模块就是用来控制什么时候读、写、刷新 2、模块中的状态机 3、初始化时序图说明，来自“IS42S116160.pdf”文件 4、SDRAM写时序图，来自“IS42S116160.pdf”文件 5、SDRAM写时序图，来自“IS42S116160.pdf”文件 6、S 阅读全文

posted @ 2016-11-24 19:25 期待1991 阅读(485) 评论(0) 推荐(0)

如何把图片设置成24位图/8位图？？

摘要：1、如下，我们图像处理时会遇到这种问题？ 2、我们只需要用画图软件打开图片，并保存文24位图/8位图即可 3、这样就可以随意处理一些不符合图像处理规则的一些图片了阅读全文

posted @ 2016-11-01 11:45 期待1991 阅读(4401) 评论(0) 推荐(0)

C2MIF软件使用说明

摘要：1、右击管理员身份运行 2、打开文件txt 搞定！阅读全文

posted @ 2016-10-31 15:40 期待1991 阅读(751) 评论(0) 推荐(0)

ROM和RAM的内存详细说明

摘要：1、首先是ROM 的读取是需要提前两个地址的读取，所以要想读取0地址的数据，你需要给地址是2 2、关于宽度，深度的计算假设我们要存取如下取模的数据，该模的设置口语描述为：这是显示的2个字节，其中一个字节是32*64的像素点，那么我们想存储这个取模的数据在ROM中，该如何确定其宽度和深度呢？首先，我阅读全文

posted @ 2016-10-31 11:28 期待1991 阅读(3297) 评论(0) 推荐(1)

如何生成各种mif文件，绝对经典！！！

摘要：mif文件生成模板，只需要5步，很简单！！！！！先说明如何操作，1-2-3-4-5步，后面附上模板！！！下面以汉字去模演示过程： 1、取模软件设置：注意这里是设置的输出数据的格式！！！！！！！！！！ 2、生成字模，并保存 3、用Notepad++打开生成的txt文件，并去除干扰字符 4、 5、阅读全文

posted @ 2016-10-29 17:08 期待1991 阅读(9315) 评论(0) 推荐(0)

MIF文件生成说明

摘要：mif文件就是存储器初始化文件，即memory initialization file，用来配置RAM或ROM中的数据。生成QuartusII11.0可用的mif文件，有如下几种方式：方法1：利用Quartus自带的mif编辑器优点：对于小容量RAM可以快速方便的完成mif文件的编辑工作，不需要阅读全文

posted @ 2016-10-28 14:27 期待1991 阅读(6015) 评论(0) 推荐(0)

VGA驱动时序说明

摘要：根据不同的显示器分辨率，需要不同的刷新频率。其中显示模式中@60表示显示器1秒钟刷新60帧。其中时钟（MHz），表示FPGA输出给显示器的时钟频率。需要我们配置PLL的时钟频率为对应频率。其中行时序和帧时序可通过VGA行扫描和场扫描时序得出：a\b\c\d\e分别对应表格中的字母阅读全文

posted @ 2016-10-27 23:09 期待1991 阅读(1024) 评论(0) 推荐(0)

MCU2FPGA之SPI时序总线

摘要：转载自：http://blog.csdn.net/ce123/article/details/6895408 SPI总线有四种工作方式(SP0, SP1, SP2, SP3)，其中使用的最为广泛的是SPI0和SPI3方式。 CPOL=0，时钟极性，SCK空闲时为低 CPOL=1，时钟极性，SCK空闲阅读全文

posted @ 2016-10-27 15:24 期待1991 阅读(849) 评论(0) 推荐(0)

如何使用和了解ALTERA的IP核

摘要：可以通过直接对IP核进行仿真验证，通过波形来分析IP核的功能和工作方式，以及各个寄存器之间的工作关系。也可以通过查看用户指导手册来学习IP核，如下图。阅读全文

posted @ 2016-07-21 21:42 期待1991 阅读(3662) 评论(0) 推荐(0)

mif_maker2010.exe下载和使用说明

摘要：mif_malker2010.exe下载地址：http://pan.baidu.com/s/1bCqAp4 使用说明：http://www.cnblogs.com/BitArt/archive/2012/12/11/2813520.html 阅读全文

posted @ 2016-07-21 16:25 期待1991 阅读(8834) 评论(0) 推荐(0)

FPGA开发心得

摘要：创新源于模仿，另一个意思就是，我们需要站在巨人的肩膀上起航。至芯科技培训注重于“按图施工”，在没有达到这种境界的时候，我们需要有我们自己的思想我的思想： always 时钟分频数据接收上升沿和下降沿时钟与数据同步-->通过计数（标号）实现；；；就是这样，一步步接近现实当然设计的多了，阅读全文

posted @ 2016-07-16 22:12 期待1991 阅读(344) 评论(0) 推荐(0)

verilog语法之memory存储器

摘要：命名规则：reg[n-1:0] 存储器名[m-1:0] 说明：这是m个n位的存储器，该存储器的地址范围是0-（m-1）举例：reg[3:0] memo[255:0] 说明：这是256个4位存储器，该存储器地址范围是0-255 赋值：memo[200] = 4'b1010; 说明：给第200地址单元阅读全文

posted @ 2016-07-16 21:47 期待1991 阅读(13592) 评论(1) 推荐(0)

Quartus II Error总结与解答

摘要：(1)、Error (209015): Can't configure device. Expected JTAG ID code 0x020B20DD for device 1, but found JTAG ID code 0x020F20DD. 说明：发现了JTAG，但是下载的文件里的设备与真阅读全文

posted @ 2016-07-08 22:11 期待1991 阅读(4474) 评论(0) 推荐(0)

FPGA中如何实现除法？

摘要：摘自:《xilinx FPGA 开发实用教程》 1）被除数重复的减去除数，直到检测到余数小于除数为止,优点：对于除数与被除数相差较小的情况下合适 2）通过如下图片方式实现+状态机。优点：挺好的自己用硬件实现的方法 3）通过FPGA自带的DSP实现，即直接使用"/"，优点：速度快 4）用FPGA自带的阅读全文

posted @ 2016-06-11 16:43 期待1991 阅读(8693) 评论(0) 推荐(0)

后仿真

摘要：---我们就不用modulesim自己来写run.do 文件了，因为有点麻烦。---我们可以直接用Quartus来运行后仿真。.vo 网标，映射到硬件电路，与sdo对应.sdo 延时文件，布线管脚延迟125C_slow.vo 在高温下的低速---跟严格的仿真才会用到，推测建立时间是否可以-4... 阅读全文

posted @ 2015-12-07 21:00 期待1991 阅读(225) 评论(0) 推荐(0)

run.do 文件编写说明

摘要：#停止仿真quit -sim#清除信息.main clear#建立物理路径libvlib ./lib/#建立物理路径work_avlib ./lib/work_a/#映射逻辑库至物理路径vmap base_space ./lib/work_a/#对tb_mealy.v进行编译，把编译文件映射至bas... 阅读全文

posted @ 2015-12-07 17:43 期待1991 阅读(865) 评论(0) 推荐(0)

至芯科技学习笔记

摘要：1、always中的negedge和posedge只能使用在clk中。2、在电平触发时always@（cnt_7）中的case必须是全部列举出来，否则就会生成锁存器，这在FPGA里面是不允许的3、bit1<=bit0; bit2<=bit1; //可以实现延迟的语句，这里延迟了两拍。4、当信号不统... 阅读全文

posted @ 2015-12-01 15:25 期待1991 阅读(224) 评论(0) 推荐(0)

硬件语言编写规范与技巧

摘要：重要：总之一句话，与外部信号通信时一定要多一个心眼。在下面的讲解中，你会发现4、6小节都用了双重甚至是三重的always语句。那是因为此时接收的数据是异步的，通过多重always语句可以避免冒险竞争，可以同步时钟信号。也许你也可以看出在1小节中，我们用了双重的“ 0001-------0... 阅读全文

posted @ 2015-11-16 19:53 期待1991 阅读(533) 评论(0) 推荐(0)

跨时钟域信号处理

摘要：1、什么是跨时钟域？如图所示：缺点：数据传输不可靠2、如何实现信号传输稳定？ 1）为什么要同步时钟？设计最基本的思想就是同步。如下图：如果来自异步的时钟信号（一个来自CPU，一个来自FPGA内部）同时对FPGA中的寄存器进行写入和读取操作，那么就会出现亚稳定状态。 F... 阅读全文

posted @ 2015-11-15 17:03 期待1991 阅读(1372) 评论(0) 推荐(1)

期待1991

公告

随笔分类 - FPGA