poiu_elab

摘要： 读毕《基于verilog HDL的数字系统应用设计》（第2版）王钿 卓兴旺著知识收集如下1. 若总线上所有驱动源均停止驱动且无上拉或下拉电阻，则总线悬空，总线对地相当于一电容;如果关闭总线之前的驱动为高电平，则用示波器可观测到一个类似电容放电的现象。若总线有上拉或者下拉电阻，则可以快速地被上拉到高电平或下拉到低电平，从而避免总线因电容缓慢放电而处于电平漂浮不定的情况。2. 一般来说，只要if...else语句中的条件是互斥的（因为互斥所以不存在优先级），在synplify下的综合结果就是并行且不带优先级的电路3. latch所耗用的逻辑资源比DFF少（DFF需要12个MOS管，latch... 阅读全文

摘要： 在组合逻辑中，容易综合出锁存器的语句是if和case，其实只要配对使用if...else;case用default就基本上可以避免锁存器；case1(有锁存器)：module mux_latch( input [3:0] data, input [1:0] valid, input flag, output reg valid_data);always @ (*) begin if(valid==2'd0) valid_data = data[3]; if(valid==2'd1) valid_data = data[2]; if(valid==2'd2) valid_ 阅读全文

摘要： Introduction 问题1：什么是DRAM、SRAM、SDRAM？ 答：名词解释如下 DRAM--------动态随即存取器，需要不断的刷新，才能保存数据，而且是行列地址复用的，许多都有页模式 SRAM--------静态的随机存储器，加电情况下，不需要刷新，数据不会丢失，而且一般不是行列地址复用的 SDRAM-------同步的DRAM，即数据的读写需要时钟来同步 问题2：为什么DRAM要刷新，SRAM则不需要？ 答：这是由RAM的设计类型决定的，DRAM用了一个T和一个RC电路，导致电容会漏电和缓慢放电，所以需要经常刷新来保存数据问题3：我们通... 阅读全文

摘要： 1. 用“与”操作实现快速求余运算，例如:a = a % 8;可以改为：a = a & 7;说明：位操作只需要一个指令周期即可完成，而大部分的C编译器的“%”运算均是调用子程序来完成的，代码长、执行速度慢。通常，只要是求2n方的余数，均可使用位操作的方法来代替。2.优缺点latch & Flip-Flop:-->Latch takes less area, consume less power, facilitate time borrowing or cycle stealing, not friendly with DFT tools-->Flip-flop t 阅读全文

摘要： programmable language interface这里就说给verilog用的一些系统函数，还是无双大大的帖子首先介绍了怎么让你自己写的pli系统函数在ncverilog里面可以成功调用。http://www.cnblogs.com/oomusou/archive/2009/03/25/verilog_hello_world.html接着，一个不是特别麻烦的例子说明了c和verilog怎么互相传递参数变量http://www.cnblogs.com/oomusou/archive/2009/03/30/verilog_pli_show_value.html 阅读全文

摘要： 原理如下图（为了方便简洁，去掉了rst_n）波形是这样的代码就是根据电路图写的 1 /////////////////////////////////////////////////////////////////////////////////////////// 2 // DATE : Wed Jun 6 23:31:57 CST 2012 3 /////////////////////////////////////////////////////////////////////////////////////////// 4 module clk_sw( 5 in... 阅读全文

摘要： 这个就是原理图，奉上代码 1 ///////////////////////////////////////////////////////////////////////////// 2 // DATE : Wed Jun 6 22:58:17 CST 2012 3 ///////////////////////////////////////////////////////////////////////////// 4 module clk_mul( 5 input wire clk 6 , input wire ... 阅读全文

摘要： （太专业了没懂以备后用吧）对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。3． 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4． 频率特性。以上拉电阻为例，上 阅读全文

摘要： 从foundry厂得到圆片进行减薄、中测打点后，即可进入后道封装。封装对集成电路起着机械支撑和机械保护、传输信号和分配电源、散热、环境保护等作用。 芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。 近年来电子产品朝轻、薄、短、小及高功能发展，封装市场也随信息及通讯产品朝高频化、高I/O 数及小型化的趋势演进。 由1980 年代以前的通孔插装(PTH)型态，主流产品为DIP(Dual In. 阅读全文

摘要： 集成芯片(IC)的三个温度等级(商业级、工业级和军品级)：商业级集成芯片(IC)的温度定额为0℃～70℃；工业级集成芯片(IC)的温度定额为-40℃～85℃；军品级集成芯片(IC)的温度定额为-55℃～125℃。 阅读全文