摘要：
specify block用来描述从源点（source：input/inout port）到终点（destination：output/inout port）的路径延时（path delay），由specify开始，到endspecify结束，并且只能在模块内部声明，具有精确性（accuracy）和模块性（modularity）的特点。specify block可以用来执行以下三个任务：一、描述横穿整个模块的各种路径及其延时。（module path delay）二、脉冲过滤限制。（pulse filtering limit）三、时序检查。（timing check）specify block 阅读全文
摘要：
大牛就是大牛看完我又茅厕顿开了说的都是一些async FIFO的基础的东西 但是感觉这些基础的东西自己以前都是一知半解的 现在终于算是有点觉悟了当你使用同步FIFO的时候 大可以不必要弄两个counter 直接一个counter wr就+1 rd就-1，又wr又rd就hold，就完事了像我之前写的小FIFO总是拘泥于异步FIFO的圈子 弄的乱七八糟的接着 使用FIFO的时候 也可以考虑通过handshake来同步两边的pointer来进行比较 和判断full/empty 还是看应用的场合来决定 使用何种手段来搞pointer 的跨时钟域的问题之所以不用binary而用gray，这里还是考虑mu 阅读全文
摘要：
首先是看了PARADIGM WORKS的一篇名为《Crossing the Abyss——Asynchronous Signals in a Synchronous World》的paper吧应该是其实之前华老师很大篇幅的论文都是翻译的这篇文章里面的内容 国内的博客也有很多说的堂而皇之的话是翻译这篇文章的说的都是一些很实在的跨时钟域的基本知识 感觉看过之后有种醍醐灌顶之感首先就是基本的同步器就是两个DFF，这两个DFF在版图的时候一定要被放的非常近，以保证非常小的clock skew，再有就是第一个DFF对毛刺非常敏感 所以从原时钟域同步到新时钟域的时候 原时钟域的DFF与这个第一级的同步DF 阅读全文
摘要：
这次发现的问题其实还是很有代表性的 是关于系统函数与组合逻辑的时刻取指问题问题发现的缘由是 本来想写一个纯组合逻辑运算的电路 用display的方式把每次的结果显示出来 于是便有了下文首先先看一下代码 1 //////////////////////////////////////////////////////////////////////////////// 2 // MODULE NAME : gray_code // 3 // DATE : ... 阅读全文
摘要：
这个看到 真的感觉眼前一亮1.diff命令$ diff -u hello world > diff.patch2.patch命令$ cp hello world $ patch world < diff.patch3.两者结合 源码升级假设program-1.0目录中为老版，现开发完成的新版位于program-2.0目录中，将两个目录置于同一父目录下，然后在该父目录上执行：$ diff -Nur program-1.0 program-2.0 >program-2.0.patch将生成一个program-2.0.patch的补丁文件，发布该补丁文件（当然可以先压缩成bzip2 阅读全文
摘要：
感觉还是灰常有用的tar命令 收集于别人的博客http://hi.baidu.com/coffeant/item/382fc5d3940025332b35c7b6tar命令解压文件到指定目录：tar -zxvf /home/user/aa.tar.gz -C /home/user/pftar [-cxtzjvfpPN] 文件与目录 ....参数：-c ：建立一个压缩文件的参数指令(create 的意思)；-x ：解开一个压缩文件的参数指令！-t ：查看 tarfile 里面的文件！特别注意，在参数的下达中， c/x/t 仅能存在一个！不可同时存在！因为不可能同时压缩与解压缩。-z ：是否同时具 阅读全文
摘要：
光标移到起始行，输入ma 光标移到结束行，输入mb 光标移到粘贴行，输入mc 然后:'a,'bco'c 把co改成m就成剪切了 阅读全文
摘要：
算是对下一步的一个小展望吧如果可能的话 一会儿就回家了王老师下一步应该还是要做一个集成MCU的reader芯片51可能是首选 正是一个熟悉51架构的好机会 如果做的话肯定要认真学习一下另一方面 如果有时间的话还是要好好看看perl 好像非常有用的样子再另一方面 看看dc综合的知识 对于真正的前端数字工程师来说 都是必要的知识 不可或缺这一阵子其实对我自己来说 提升的东西并没有多少 软件倒是写了不少 MSP430的应用 熟悉了一些 别的硬件方面的知识倒是长了没多少零零散散的帮着别人弄的filter_ctrl，osc_ctrl，再加上之前卡的test_chip上面新加的一个spi_slave配置的 阅读全文
摘要：
http://www.ibm.com/developerworks/cn/linux/l-cn-screen/ 阅读全文
摘要：
1.分频用的计数器 除非需要控制初始相位，否则分频用的计数器往往都是自由运行的，只要每个时钟加1就好。2.移位寄存器 为了使pipeline配合正确，设计中经常会存在移位寄存器。这种情况下，你只要复位第一级寄存器，然后保持若干个周期，移位寄存器就被彻底复位了，而不用为每个bit都添加复位。移位寄存器不使用复位的又一个好处是可以利用SRL。3.moore型状态机输出 对于那些moore型状态机的输出，你只要复位了状态机，下一个周期就会被复位。不用复位可能会引起的一个问题是仿真时出现一堆的X。这个问题可以通过在HDL文件中为寄存器赋初值解决。顿时理解了为什么majority逻辑里面为什么不用... 阅读全文