摘要：寄存器默认值 为了保证上电之后DRAM正常工作，寄存器默认值要求如下： 上电流程 Power Ramp（Ta->Tb） 上电顺序如下： VDD1 1.8 V 先 ramp → 达到 0.5 × 1.8 V 后 VDD2H 1.05 V ramp → 达到 0.5 × 1.05 V 后 VDD2L 0 阅读全文

摘要：CK_t & CK_c LPDDR5/5X的command、address使用差分时钟CK_t、CK_c； CK_t、CK_c为差分时钟，在时钟上升沿、下降沿均发送能发送command、address； CS信号只使用单沿 WCK_t & WCK_c 读写数据使用另外的差分时钟，WCK，WCK时钟也 阅读全文

摘要：功能描述 LPDDR5/LPDDR5X是高速、时钟同步的SRAM，内部有一个channel，数据位宽为16bit或8bit。 BANK结构 LPDDR5支持BANK结构 8B mode：支持所有速率 4BG * 4B：速率>3200Mbps时 16B：速率<=3200Mbps时 LPDDR5X不支持 阅读全文

摘要：DRAM基本单元Cell SRAM存储1bit，需要6个晶体管，面积较大，但是只要有电，数据就不会丢失。 DRAM存储1bit，只需要1T1C（1个晶体管一个电容），通过判断电容中是否有电荷，判断存储的是1还是0，晶体管用作开关。电容中的电荷会慢慢消失，因此需要定时对其进行刷新；此外，读时，电荷也会 阅读全文