初始化&training

寄存器默认值

为了保证上电之后DRAM正常工作，寄存器默认值要求如下：

上电流程

Power Ramp（Ta->Tb）

上电顺序如下：

• VDD1 1.8 V 先 ramp → 达到 0.5 × 1.8 V 后
• VDD2H 1.05 V ramp → 达到 0.5 × 1.05 V 后
• VDD2L 0.9 V 开始 ramp → 达到 0.5 × 0.9 V 后
• VDDQ 0.5 V-1.1 V 开始 ramp → 达到 0.5 × VDDQfinal 后
  上电期间
• RESET_n保持为LOW
• 协议定义时间点Ta：表示任一电源电压超过300mV时
• 协议定义时间点Tb：表示所有电源达到预定电压范围
• Tb-Ta的时间间隔不能超过20ms
  
  

Reset（Tb->Tc）

达到Tb时间点时：

• RESET_n必须保持为LOW
• D1/DMI/WCK_t/WCK_c/RDQS_t/CK_t/CK_c/CA电压要在[VSS:VDDQ]之间，防止出现latch-up
• CS电压低于ViLPD

从Tb时刻起，RESET_n必须保持LOW，并持续最少tINIT1(Tc时刻)，之后RESET_n可以拉高
Tc时刻RESET_n拉高后，CK_t & CK_c必须同时有效

Initilization（Tc->Td）

• CK_t/c 开始 toggle，频率 = 目标速率（可 800 MHz-1.6 GHz）
• WCK_t/c 保持静止（tristate），等待后续训练
• 保持 CS=0，防止误采样
• ZQ 校准从Tc开始自动执行，在Td时刻结束

（Td->Te）

CK_t & CK_c稳定后，需要保持tINIT4时间，之后CS可以拉高

Te-> Tf

Te时刻后，至少等待tINIT5之后，可以发送MRR或者MRW命令

Th->

控制器发送MRW命令，进行training，为后续高速访问做准备

Tn

此刻之后，DRAM可以正常访问