上一页 1 ··· 6 7 8 9 10 11 12 13 14 ··· 20 下一页

2019年9月25日

synopsys vip reset

摘要: Synopsys PCIE VIP 的reset是高有效,在case中给VIP设置的参数在reset为低之后才会生效。 阅读全文

posted @ 2019-09-25 17:17 lybinger 阅读(540) 评论(0) 推荐(0)

LSF相关

摘要: bjobs -l ID 查看正在运行的job状态 bacct -l ID 查看已结束的job状态 阅读全文

posted @ 2019-09-25 11:05 lybinger 阅读(143) 评论(0) 推荐(0)

2019年9月24日

timeslot

摘要: A timeslot is divided into blow blocks. 阅读全文

posted @ 2019-09-24 17:38 lybinger 阅读(261) 评论(0) 推荐(0)

l1ss

摘要: 每个component必须上报它支持ASPM的程度,以及L0s和L1的退出latency(从L0s/L1到L0所需的时间)。endpoint必须报告它能承受的最差latency,例如因为L0s/L1到L0的转换时延导致的内部FIFO 溢出(overrun)。 Power management软件可以 阅读全文

posted @ 2019-09-24 13:47 lybinger 阅读(2722) 评论(0) 推荐(0)

2019年9月12日

what's type_id

摘要: 阅读全文

posted @ 2019-09-12 17:08 lybinger 阅读(190) 评论(0) 推荐(0)

2019年9月5日

$timeformat

摘要: $timeformat可以设置log中打印的时间精度。 原型: $timeformat(units_number,precision_number, suffix_string, minimum_field_width); units_number : time unit 0 : 1s -1 : 1 阅读全文

posted @ 2019-09-05 17:26 lybinger 阅读(1004) 评论(0) 推荐(0)

2019年9月4日

uvm_reg常用的读写方式

摘要: 首先创建register model ral_model_h; 可以使用下面的方式来读写寄存器: uvm_reg temp_reg; uvm_status_e status; $cast(temp_reg, ral_model_h.get_reg_by_name("REG_NAME")); temp 阅读全文

posted @ 2019-09-04 14:27 lybinger 阅读(2254) 评论(0) 推荐(0)

2019年4月25日

pll倍频原理

摘要: 我们知道PLL可以输出一个几倍或几十倍参考时钟的时钟,这是怎么做到的呢? 原来PLL里面的VCO在电压控制下可以输出一定范围内的各种各样频率的时钟,但VCO并不稳定,所以需要有参考时钟和反馈环路来控制PLL输出特定频率。 参考时钟只是用来跟输出频率进行比较,输出频率并不是由它倍频而来。 阅读全文

posted @ 2019-04-25 15:45 lybinger 阅读(2245) 评论(0) 推荐(0)

de-emphasis

摘要: 关于de-emphasis的具体内容可以参考这篇文章:http://blog.chinaaet.com/justlxy/p/5100053544 当数字传输速率越来越高的时候,数据间隔单元(UI)变得越来越小,这样前一个数据可能会对后一个数据的信号电压造成影响,从而导致误码率升高。 数字通信中有个压 阅读全文

posted @ 2019-04-25 12:28 lybinger 阅读(3778) 评论(0) 推荐(0)

pcie总线结构

摘要: sec - secondary bus,下一级bus pri - primary bus, 上一级bus sub - subordinate bus,最末级bus。 阅读全文

posted @ 2019-04-25 10:59 lybinger 阅读(852) 评论(0) 推荐(0)

上一页 1 ··· 6 7 8 9 10 11 12 13 14 ··· 20 下一页

导航