ltean762

摘要： 1，dac_s_axis_aclk（s_axis_aclk）:逻辑电路搬运波形数据，波形数据传输给RFDC的时钟 2，s_axi_aclk PS端控制PL的时钟，连接PS端输出的250Mhz 3，usr_sysref_dac LMK04828输入 4，sysref_in 采样时钟 5,dac2_cl 阅读全文

摘要： s_axi接口： 连接后会分配地址，用来访问RFDC内部的配置寄存器，这个地址里存的是“控制指令”和“状态信息”，而不是波形数据。 s00_axis接口： 数据通道，axi_stream接口。传输路径：通过vitis把波形数据写入BRAM，通过verilog逻辑电路读出数据，逻辑电路通过dac_s_ 阅读全文

摘要： Utility Buffer 在 Vivado Block Design 中通常显示为 util_ds_buf是一个通用缓冲器 IP 核。 它的核心功能是手动例化 Xilinx FPGA 底层的硬件原语。在 Vivado 的Block Design中，你不能像写代码那样直接调用 IBUFDS 或 B 阅读全文