Utility Buffer IP核

Utility Buffer 在 Vivado Block Design 中通常显示为 util_ds_buf是一个通用缓冲器 IP 核。
它的核心功能是手动例化 Xilinx FPGA 底层的硬件原语。在 Vivado 的Block Design中，你不能像写代码那样直接调用 IBUFDS 或 BUFG 这样的原语，所以 Xilinx 提供了这个 IP 核作为一个“外壳”，让你能够通过配置它来使用各种底层缓冲器。
它主要有以下三种最常见的用途：

1. 差分信号转单端信号 (IBUFDS / IBUFDS_GTE)
   外部输入的时钟通常是差分对（如 clk_p 和 clk_n），因为差分信号抗干扰能力强。Utility Buffer 配置为 IBUFDS 模式时，它接收两根差分线，将它们合并转换成一根内部使用的单端时钟信号。
2. 驱动全局时钟网络 (BUFG / BUFGCE)
   FPGA 内部的时钟信号需要同时到达芯片各个角落的数万个寄存器，普通走线会导致延迟和不同步。Utility Buffer 配置为 BUFG 模式时，它将输入的普通信号“搬运”到 FPGA 专用的全局时钟树上。一旦上了全局时钟树，信号就能以极低的延时和极低的抖动到达芯片任何位置。
   问题所在：虽然 BUFG 是好东西，但 MMCM（时钟管理模块） 很特殊。MMCM 喜欢直接从 IBUFDS 接收原始信号来自己处理，不喜欢接收已经被 BUFG 处理过的信号，因为 BUFG 会引入延时。
3. 双向 I/O 控制 (IOBUF)
   像 I2C 的 SDA 线，或者 GPIO，既要做输入也要做输出。Utility Buffer 配置为 IOBUF 模式时，它提供三态控制（，根据控制信号决定引脚是输出高/低电平，还是处于高阻态（读取外部输入）。