随笔分类 -  50-数电

【慢一拍】— 什么时候该慢一拍
摘要：判断准则： 首先看输入信号和输出信号是同步还是异步 同步：看输入信号0- 异步：看输入信号0+ 实验测试： 1.异步 always@(posedge clk or negedge rst_n) 1.1组合逻辑、时序逻辑 module test_01 ( input clk, input rst_n, 阅读全文
posted @ 2022-04-27 20:15 刘小颜 阅读(77) 评论(0) 推荐(0)
【D触发器】— 时序图
摘要：一个非阻塞赋值可以综合成一个D触发器 module test_01 ( input clk, input rst_n, input in_01, output reg out_02 ); always@(posedge clk or negedge rst_n)begin if(rst_n == 1 阅读全文
posted @ 2022-04-20 20:54 刘小颜 阅读(791) 评论(0) 推荐(0)
【数电】— 框架梳理
摘要：第二章：逻辑代数 逻辑代数的运算关系 基本运算：与、或、非 复合运算 重点：门的画法、函数的表达式、对应的真值表 逻辑函数 逻辑函数的表达方式 相互转换（电路分析和电路设计的基础） 逻辑函数的标准表达形式（最小项和的形式） 逻辑函数的化简 公式化简法 卡诺图化简法（与前面的联系：最小项、最小项之和） 阅读全文
posted @ 2022-04-07 15:22 刘小颜 阅读(123) 评论(0) 推荐(0)
【数电】— 卡诺图
摘要：卡诺图用来干啥：化简逻辑函数（还可以用公式对逻辑函数进行化简，But 那些公式我拿到也不知道怎么用来化简） 卡诺图里面放的啥： 图里放的是最小项 让输入变量分别去控制行、列 图中逻辑相邻和位置相邻是一致的（位置相邻（卡诺图中有公共边）的两个最小项一定是逻辑相邻（只有1个变量不同）的） 怎么画嘛：行是 阅读全文
posted @ 2022-04-07 13:31 刘小颜 阅读(968) 评论(0) 推荐(0)
【时序逻辑】— 3位加法器
摘要：一、设计文件 // // 名称 : D4 // 作者 : liuxiaoyan_fpga // 日期 : 2022-03-29 // 描述 : 设计一个3位计数器 // 用途 : 需要3个D触发器 // module add3 ( input Clk, input Rst_n, output reg 阅读全文
posted @ 2022-03-29 20:47 刘小颜 阅读(517) 评论(0) 推荐(0)
【时序逻辑】— 3位模8同步加法器
摘要：一、设计文件 // // 名称 : 3位计数器 // 作者 : liuxiaoyan_fpga // 日期 : 2022-03-29 // 描述 : 设计一个3bit模8的加法器 // 用途 : 需要3个D触发器 // module add3 ( input Clk, input Rst_n, ou 阅读全文
posted @ 2022-03-29 20:07 刘小颜 阅读(826) 评论(0) 推荐(0)
【时序逻辑】-多个D触发器串联
摘要：一、设计文件 第一种写法（我最开始写的） // // 名称 : D4 // 作者 : liuxiaoyan_fpga // 日期 : 2022-03-29 // 描述 : 设计一个4bit串联触发器电路 // 用途 : 需要4个D触发器 // module D4 // <端口声明> ( input 阅读全文
posted @ 2022-03-29 19:16 刘小颜 阅读(2835) 评论(0) 推荐(0)
【时序逻辑】-D触发器
摘要：一、设计文件 // // 名称 : D // 作者 : liuxiaoyan_fpga // 日期 : 2022-03-29 // 描述 : D触发器 // 用途 : 搞清D触发器输出和输入之间的延迟 // module D // <端口声明> ( input Clk , input Rst_n , 阅读全文
posted @ 2022-03-29 16:59 刘小颜 阅读(466) 评论(0) 推荐(0)